一种半导体器件的制作方法技术

本发明专利技术提供一种半导体器件的制作方法，所述制作方法包括：提供半导体衬底；在所述半导体衬底上依次形成第一阻挡层、第一层间介电层；在所述第一层间介电层和所述第一阻挡层中，形成第一沟槽；在所述第一沟槽内填充第一金属层；执行第一化学机械研磨工艺，以形成第一金属互连线；回蚀刻所述第一层间介电层，以露出部分所述第一金属互连线；在所述第一层间介电层以及所述第一金属互连线上形成第二阻挡层和第二层间介质层；在所述第二阻挡层和第二层间介质层中形成第二沟槽和通孔以露出所述第一金属互连线；在所述第二沟槽和所述通孔中填充第二金属层。通过此方法避免了通孔底端虎齿现象的出现，提高了器件的可靠性和良品率。

【技术实现步骤摘要】

本专利技术涉及半导体制造工艺，尤其涉及。
技术介绍
随着集成电路(Integrate Circuit,简称IC)芯片设计与制造工艺的迅猛发展，IC芯片的设计尺寸变得越来越小，这种芯片减薄要求使得芯片制造工艺面临诸多挑战。在半导体IC芯片制造工艺中，两个金属互连层之间由层间介质分隔开来，两个金属互连层之间的电连接通常由通孔来完成。而在形成上部金属互连层之前，需要在层间介质上形成通孔。在半导体工艺制程的节点达到28nm及以下时，往往需要在金属互连层的层间介质上蚀刻一些Kelvin结构的金属通孔，这些通孔称为Kelvin通孔。详细的，请参考图1A-1F，其为现有的半导体器件制作方法的各步骤相应结构的示意性剖面图。如图1A所示，首先，在半导体衬底100表面依次形成第一阻挡层110、第一低k层间介电层120、TEOS掩膜层130和硬掩膜层140。如图1B所示，然后，依次刻蚀所述硬掩膜层140、TEOS掩膜层130、第一低k层间介电层120和第一阻挡层110，以形成第一沟槽150，所述第一沟槽150暴露半导体衬底100的表面。如图1C所示，随后，在第一沟槽150内以及硬掩膜层140表面本文档来自技高网...

【技术保护点】
一种半导体器件的制作方法，包括：提供半导体衬底；在所述半导体衬底上依次形成第一阻挡层、第一层间介电层；在所述第一层间介电层和所述第一阻挡层中，形成第一沟槽；在所述第一沟槽内填充第一金属层；执行第一化学机械研磨工艺，以形成第一金属互连线；回蚀刻所述第一层间介电层，以露出部分所述第一金属互连线；在所述第一层间介电层以及所述第一金属互连线上依序形成第二阻挡层和第二层间介电层；在所述第二阻挡层和第二层间介电层中形成第二沟槽和通孔以露出所述第一金属互连线；在所述第二沟槽和所述通孔中填充第二金属层。

【技术特征摘要】

【专利技术属性】
技术研发人员：张城龙，胡敏达，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31