用于三维集成电路的方法和装置制造方法及图纸

本发明专利技术提供了三维集成电路及其制造方法。本发明专利技术提供了一种标准三维集成电路单元装置，包括第一叠层和第二叠层。第二叠层位于第一叠层之上。第一叠层包括第一单元。第二叠层包括第二单元和第三单元。第三单元包括第一ILV以将第一叠层中的第一单元连接至第二叠层中的第二单元。第三单元还包括第二ILV，第一ILV和第二ILV沿着第一方向延伸。第一叠层还包括第四单元。第二叠层还包括第五单元。第三单元的第二ILV被布置为连接第一叠层的第四单元和第二叠层的第五单元。在一些实施例中，第二叠层还包括备用单元，备用单元包括用于ECO的目的备用ILV。本发明专利技术还提供了一种使用处理器来配置三维集成电路布局的方法。

【技术实现步骤摘要】

本专利技术涉及集成电路，更具体地，涉及三维集成电路(3DIC)。
技术介绍
集成电路技术的开发一直集中于改进给定芯片或晶圆面积内的各种电子组件(例如，晶体管、电容器、二极管、电阻器、电感器等)的集成度。各种改进已经包括最小组件尺寸的减小，从而允许更多组件被集成到半导体管芯或晶圆上。这些二维(2D)集成度的改进受到器件的高宽比、管芯的尺寸、技术节点的设计规则等的物理限制。三维集成电路(3DIC)用于解决2D集成电路的一些局限性。多个管芯垂直地堆叠在单个封装件内并且彼此电连接。衬底通孔(TSV)通常用在堆叠的晶圆/管芯封装结构中以连接各晶圆或各管芯。TSV是完全穿过半导体衬底的垂直开口并且填充有导电材料以提供堆叠的晶圆或管芯之间的连接。与2D集成电路中的集成电路的总互连长度相比，3DIC中的集成电路的总互连长度减小。
技术实现思路
根据本专利技术的一个方面，提供了一种标准单元，包括:第一叠层，包括第一单元；以及第二叠层，包括第二单元和第三单元；其中，第二叠层位于第一叠层之上；和第三单元包括第一 ILV以将第一叠层中的第一单元连接至第二叠层中的第二单元。优选地，第三单元还包括第二本文档来自技高网...

【技术保护点】
一种标准单元，包括：第一叠层，包括第一单元；以及第二叠层，包括第二单元和第三单元；其中，所述第二叠层位于所述第一叠层之上；和所述第三单元包括第一ILV以将所述第一叠层中的第一单元连接至所述第二叠层中的第二单元。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：张启文，李惠宇，刘雅芸，管瑞丰，郑仪侃，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71