一种薄膜晶体管阵列基板的检测装置，用于对薄膜晶体管阵列基板进行缺陷检测，所述检测装置包括载台基座以及设置在所述载台基座上的加热装置，所述加热装置用于在进行缺陷检测之前对置于所述载台基座上的薄膜晶体管阵列基板先进行加热。本发明专利技术还提供一种薄膜晶体管阵列基板的检测方法。本发明专利技术利用半导体的热敏特性，通过设置加热装置给待检测的薄膜晶体管阵列基板先加热升温，使薄膜晶体管阵列基板中的非晶硅残留中的载流子数目增加，增强非晶硅残留的电学活性，进而在检测时增大非晶硅残留对像素电压的影响，以利于将具有非晶硅残留缺陷的像素检测出，从而避免有缺陷的产品出现漏检。
【技术实现步骤摘要】
本专利技术涉及液晶显示
，特别涉及一种。
技术介绍
在液晶面板的制造过程中，需要先利用玻璃基板作为衬底，在玻璃基板上制作薄膜晶体管(Thin Film Transistor，TFT)阵列，以制作形成薄膜晶体管阵列基板。在制作TFT阵列时，需要采用多道光罩制程分别制作TFT的各层结构，例如栅极层、栅极绝缘层、半导体层、源极和漏极层、钝化保护层等，每道光罩制程例如包括沉积成膜、上光阻、曝光与显影、蚀刻、剥离光阻等工艺步骤。图1为现有的薄膜晶体管阵列基板的局部结构平面图，阵列基板包括玻璃基底以及形成于玻璃基底上的多条扫描线101和多条数据线102，多条扫描线101和多条数据线102交叉限定多个像素区域。在制作阵列基板的各个步骤中，可能会出现各种生产缺陷，这些缺陷例如包括金属突起103、ITO突起104、金属缺口 105、金属断路106、源漏短路107、异物颗粒108、以及非晶娃(amorphous silicon,a-Si)残留109等，如图1。这些缺陷出现的原因包括光刻(lithography)问题、掩膜(mask)问题、蚀刻不足(under-etching)以及过蚀刻(over-etching)等，其中在像素区域出现的非晶娃残留109很可能是在制作TFT的半导体层的过程中因为蚀刻不足或光刻问题而引起，半导体层一般较常采用非晶硅(a-Si)。尽管制作液晶面板的工艺受到严格控制，但是缺陷的产生有时是无法避免的，因此在制作完成TFT阵列后，需要对制得的TFT阵列基板进行检测(array test)，以发现TFT阵列基板中存在的缺陷，并根据缺陷的种类以及修复可能性，利用镭射修补机及时对缺陷进行修补(laser repair)。目前，采用TFT阵列基板检测装置(array tester)完成对TFT阵列基板的缺陷检测，将待测试的TFT阵列基板放置于检测装置的机台上，检测装置上还设有专用于测试的液晶层组件、彩色滤光片组件、背光板组件和偏光片组件，测试时将液晶层组件和彩色滤光片组件覆盖在待测试的TFT阵列基板上方，并在TFT阵列基板下方利用背光板组件产生背光源，然后对待测试的TFT阵列基板输入测试电压信号，以模拟液晶面板的点亮显示状态，并观察所有像素点中是否存在有暗点/亮点，即可发现缺陷的存在与否。其中，对待测试的TFT阵列基板输入测试电压信号时，采用短路棒(shorting bar)的方式，请参考图2，通过将液晶面板10内所有的R、G、B数据线分别在外围通过短路棒11短接出测试点12、13、14，同时将所有奇数扫描线18和所有偶数扫描线19分别短接出测试点15、16，通过将测试电压信号施加至相应的测试点12、13、14、15、16，即可点亮液晶面板10进行像素缺陷检查，在完成最后的检测过程后，通过使用镭射机把短路棒测试引线切断，即在图2的虚线17所在的位置将短路棒测试引线进行切断。通过上述检测方法，如果某种缺陷的出现能够明显地影响像素的电学特性，则可以很容易地将该缺陷检测出。例如当在测试点15、16上施加电压信号使各扫描线导通，并利用测试点12、13、14在各数据线上施加测试电压信号为7.5V时，若像素中存在的缺陷会导致像素电压远小于7.5V并且使像素呈现为暗点，则可以判断该像素存在缺陷，之后可进一步分析其属于何种缺陷。反之，若某种缺陷的出现对像素的电学特性影响甚微，则极有可能检测不出此类缺陷，而非晶硅残留109正是属于这种缺陷。图3为沿图1的II1-1II线的剖视示意图，以示出具有非晶硅残留的像素结构，请参图3，玻璃基板21上形成有栅极绝缘层22，制作TFT的半导体层时在栅极绝缘层22上残留有非晶硅残留109，栅极绝缘层22上还形成有数据线102，数据线102及非晶硅残留109上形成有钝化保护层24，钝化保护层24上形成有像素电极(ITO) 25，非晶硅残留109与像素电极25之间部分重叠并形成耦合电容26，数据线102与非晶硅残留109连在一起，从而非晶硅残留109相当于是数据线102的一部分，当数据线102上的电压变化时，非晶硅残留109上的电压也会发生变化。因为非晶硅残留109是半导体，没有太多载流子(比导体中自由电子少很多)，非晶硅残留109对数据线102上的电压改变很小，且非晶硅残留109不能与像素电极25直接作用，只能通过电容耦合效应来改变像素电压，对像素电压也影响甚微，因此在上述检测过程中，很难将非晶硅残留109检测出，容易导致有缺陷的产品出现漏检。
技术实现思路
本专利技术的目的在于提供一种，以利于将阵列基板中的非晶硅残留缺陷检测出，避免有缺陷的产品出现漏检。本专利技术实施例提供一种薄膜晶体管阵列基板的检测装置，用于对薄膜晶体管阵列基板进行缺陷检测，所述检测装置包括载台基座以及设置在所述载台基座上的加热装置，所述加热装置用于在进行缺陷检测之前对置于所述载台基座上的薄膜晶体管阵列基板先进行加热。进一步地，所述加热装置设置于所述载台基座的上表面。进一步地，所述载台基座上设置有凹槽，所述加热装置嵌入于所述凹槽中。进一步地，所述加热装置为电加热条。进一步地，所述电加热条的数量为多个，均匀分布设置在所述载台基座上。进一步地，所述多个电加热条之间相互平行。进一步地，所述电加热条的上表面与所述载台基座的上表面平齐。本专利技术实施例还提供一种薄膜晶体管阵列基板的检测方法，用于对薄膜晶体管阵列基板进行缺陷检测，所述检测方法采用上述的薄膜晶体管阵列基板的检测装置，并且包括如下步骤:将薄膜晶体管阵列基板置于载台基座上；利用加热装置先对薄膜晶体管阵列基板进行加热；以及当薄膜晶体管阵列基板被加热达到预定温度时，对薄膜晶体管阵列基板开始进行缺陷检测。进一步地，所述加热装置为电加热条，通过将电加热条接通电流以对薄膜晶体管阵列基板进行加热。进一步地，所述预定温度为50至60摄氏度。本专利技术实施例利用半导体的热敏特性，通过设置加热装置给待检测的薄膜晶体管阵列基板先加热升温，使薄膜晶体管阵列基板中的非晶硅残留中的载流子数目增加，增强非晶硅残留的电学活性，进而在检测时增大非晶硅残留对像素电压的影响，以利于将具有非晶硅残留缺陷的像素检测出，从而避免有缺陷的产品出现漏检。【附图说明】图1为现有的薄膜晶体管阵列基板的局部结构平面图。图2为现有的用于点灯检测的液晶面板的结构示意图。图3为图1中沿II1-1II线的剖视示意图。图4为本专利技术实施例中薄膜晶体管阵列基板的检测装置的结构示意图。图5为本专利技术实施例中薄膜晶体管阵列基板的检测方法的流程图。【具体实施方式】为更进一步阐述本专利技术为达成预定专利技术目的所采取的技术手段及功效，以下结合附图及较佳实施例，对本专利技术进行详细说明如下。本专利技术实施例提供一种薄膜晶体管阵列基板的检测装置(array tester)，用于检测制得的薄膜晶体管阵列基板中是否存在像素缺陷，特别是用于检测其中是否存在非晶硅(a-Si)残留。非晶硅半导体的电学特性强烈地随温度而变化，即温度越高，电学特性越强，这种变化主要是由于半导体中的载流子浓度随温度而变化造成的。对于绝对纯净当前第1页1 2 本文档来自技高网...
【技术保护点】
一种薄膜晶体管阵列基板的检测装置，用于对薄膜晶体管阵列基板(40)进行缺陷检测，其特征在于，所述检测装置包括载台基座(30)以及设置在所述载台基座(30)上的加热装置(32)，所述加热装置(32)用于在进行缺陷检测之前对置于所述载台基座(30)上的薄膜晶体管阵列基板(40)先进行加热。
【技术特征摘要】
【专利技术属性】
技术研发人员：吴金力，沈磊，
申请(专利权)人：昆山龙腾光电有限公司，
类型：发明
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。