一种FinFET器件及其制造方法技术

本发明专利技术提供一种FinFET器件及其制造方法，所述制造方法包括：a)提供半导体衬底，在半导体衬底上形成鳍片，且鳍片的顶部形成有硬掩膜层；b)在鳍片两侧的半导体衬底上形成绝缘隔离层，露出硬掩膜层和鳍片的大部分；c)在露出的鳍片的两侧形成紧靠鳍片的侧墙；d)去除硬掩膜层；e)对鳍片实施退火，使鳍片的顶部与侧壁之间的夹角呈拐角圆化；f)去除侧墙。根据本发明专利技术，形成的鳍片的顶部与侧壁之间的夹角呈拐角圆化，即鳍片的顶部呈圆弧状，可以降低FinFET器件的关态电流，提升器件的性能。

【技术实现步骤摘要】

本专利技术涉及半导体制造工艺，具体而言涉及一种形成FinFET器件的鳍片（Fin）的方法及具有所述鳍片的FinFET器件。
技术介绍
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。随着CMOS器件尺寸的不断缩小，来自制造和设计方面的挑战促使了三维设计如鳍片场效应晶体管（FinFET）的发展。相对于现有的平面晶体管，FinFET是用于22nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，FinFET中的栅极环绕鳍片设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。现有技术通常采用以下工艺步骤形成FinFET器件的鳍片：首先，在硅基体上形成掩埋氧化物层以制作绝缘体上硅（SOI）结构；接着，在绝缘体上硅结构上形成硅层，其构成材料可以是单晶硅或者多晶硅；然后，图形化硅层，并蚀刻所述经图形化的硅层，以形成鳍片。接下来，可以在鳍片的两侧及顶部形成栅极结构，并在鳍片的两端形成锗硅应力层。采用上述工艺过程制作的鳍片的顶部和侧壁之间的夹角基本上呈90度，有研究表明，如果鳍片的顶部和侧壁之间的夹角能够呈拐角圆化状，则可以进一步降低FinFET器件的关态电流，提升器件的性能。因此，需要提出一种方法，以能够精确控制形成的鳍片的顶部和侧壁之间的夹角的圆化程度，进一步提升FinFET器件的性能。
技术实现思路
针对现有技术的不足，本专利技术提供一种FinFET器件的制造方法，包括：a)提供半导体衬底，在所述半导体衬底上形成鳍片，且所述鳍片的顶部形成有硬掩膜层；b)在所述鳍片两侧的半导体衬底上形成绝缘隔离层，露出所述硬掩膜层和所述鳍片的大部分；c)在所述露出的鳍片的两侧形成紧靠所述鳍片的侧墙；d)去除所述硬掩膜层；e)对所述鳍片实施退火，使所述鳍片的顶部与侧壁之间的夹角呈拐角圆化；f)去除所述侧墙。进一步，实施步骤a)包括：在所述半导体衬底上沉积形成所述硬掩膜层；通过旋涂、曝光、显影工艺形成具有所述鳍片的顶部图案的光刻胶层；蚀刻去除未被所述光刻胶层遮蔽的硬掩膜层，形成具有所述鳍片的顶部图案的硬掩膜层；通过灰化工艺去除所述光刻胶层；以所述具有所述鳍片的顶部图案的硬掩膜层为掩膜，蚀刻所述半导体衬底，以形成所述鳍片。进一步，所述硬掩膜层的厚度为2-20nm，所述硬掩膜层的构成材料为氮化硅，所述绝缘隔离层的构成材料是作为浅沟槽隔离结构的材料的氧化物，所述侧墙的构成材料为二氧化硅。进一步，实施步骤b)包括：在所述半导体衬底上沉积所述绝缘隔离层，以完全覆盖所述鳍片；执行化学机械研磨直至露出位于所述鳍片顶部的硬掩膜层；实施回蚀刻，以露出所述硬掩膜层和所述鳍片的大部分。进一步，采用选择性外延生长工艺实施步骤c)，所述侧墙的宽度为2-10nm，所述侧墙的顶部与所述鳍片的顶部之间的高度差为0-10nm。进一步，采用湿法蚀刻实施步骤d)，所述湿法蚀刻的腐蚀液为磷酸。进一步，所述退火的工艺参数为：在氢气的氛围下实施所述退火，持续时间1-10min，温度不低于1000℃。进一步，所述温度为1000-1300℃。进一步，采用湿法蚀刻或者干法蚀刻实施步骤f)，所述湿法蚀刻的腐蚀液为稀释的氢氟酸，所述干法蚀刻为以NH3和NF3为基础蚀刻气体的Siconi蚀刻。本专利技术还提供一种如上述方法制造的FinFET器件，所述FinFET器件的鳍片的顶部与侧壁之间的夹角呈拐角圆化。根据本专利技术，形成的鳍片的顶部与侧壁之间的夹角呈拐角圆化，即所述鳍片的顶部呈圆弧状，可以降低FinFET器件的关态电流，提升器件的性能。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1A-图1F为根据本专利技术示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图；图2为根据本专利技术示例性实施例的方法依次实施的步骤的流程图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底理解本专利技术，将在下列的描述中提出详细的步骤，以便阐释本专利技术提出的形成FinFET器件的鳍片的方法。显然，本专利技术的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。[示例性实施例]下面，参照图1A-图1F和图2来描述根据本专利技术示例性实施例的方法形成FinFET器件的鳍片的详细步骤。参照图1A-图1F，其中示出了根据本专利技术示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。首先，如图1A所示，提供半导体衬底100，所述半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅等。作为示例，在本实施例中，半导体衬底100选用单晶硅材料构成。接下来，在半导体衬底100上形成鳍片101，且鳍片101的顶部形成有硬掩膜层102。在本实施例中，形成顶部具有硬掩膜层102的鳍片101的工艺步骤包括：在半导体衬底100上沉积形成硬掩膜层102，其构成材料优选氮化硅，硬掩膜层102的厚度为2-20nm；通过旋涂、曝光、显影等工艺形成具有鳍片101的顶部图案的光刻胶层；蚀刻去除未被所述光刻胶层遮蔽的硬掩膜层102，形成具有鳍片101的顶部图案的硬掩膜层102；通过灰化工艺去除所述光刻胶层；以具有鳍片101的顶部图案的硬掩膜层102为掩膜，蚀刻半导体衬底100，以形成鳍片101。接着，如图1B所示，在鳍片101两侧的半导体衬底100上形成绝缘本文档来自技高网...

【技术保护点】
一种FinFET器件的制造方法，包括：a)提供半导体衬底，在所述半导体衬底上形成鳍片，且所述鳍片的顶部形成有硬掩膜层；b)在所述鳍片两侧的半导体衬底上形成绝缘隔离层，露出所述硬掩膜层和所述鳍片的大部分；c)在所述露出的鳍片的两侧形成紧靠所述鳍片的侧墙；d)去除所述硬掩膜层；e)对所述鳍片实施退火，使所述鳍片的顶部与侧壁之间的夹角呈拐角圆化；f)去除所述侧墙。

【技术特征摘要】
1.一种FinFET器件的制造方法，包括：
a)提供半导体衬底，在所述半导体衬底上形成鳍片，且所述鳍片
的顶部形成有硬掩膜层；
b)在所述鳍片两侧的半导体衬底上形成绝缘隔离层，露出所述硬
掩膜层和所述鳍片的大部分；
c)在所述露出的鳍片的两侧形成紧靠所述鳍片的侧墙；
d)去除所述硬掩膜层；
e)对所述鳍片实施退火，使所述鳍片的顶部与侧壁之间的夹角呈
拐角圆化；
f)去除所述侧墙。
2.根据权利要求1所述的方法，其特征在于，实施步骤a)包括：
在所述半导体衬底上沉积形成所述硬掩膜层；通过旋涂、曝光、显影
工艺形成具有所述鳍片的顶部图案的光刻胶层；蚀刻去除未被所述光
刻胶层遮蔽的硬掩膜层，形成具有所述鳍片的顶部图案的硬掩膜层；
通过灰化工艺去除所述光刻胶层；以所述具有所述鳍片的顶部图案的
硬掩膜层为掩膜，蚀刻所述半导体衬底，以形成所述鳍片。
3.根据权利要求1所述的方法，其特征在于，所述硬掩膜层的
厚度为2-20nm，所述硬掩膜层的构成材料为氮化硅，所述绝缘隔离
层的构成材料是作为浅沟槽隔离结构的材料的氧化物，所述侧墙的构
成材料为二氧化硅。
4.根据权利要求1所述的方法，其特征在于，实施步骤b...

【专利技术属性】
技术研发人员：韩秋华，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31