升级控制方法及控制模块技术

本发明专利技术公开了一种升级控制方法，包括选择电路根据通信系统的当前工作状态，选择合适的处理器控制输出信号，即通信系统处于正常工作状态时，主处理器控制输出信号；通信系统处于升级状态时，协处理器控制输出信号；本发明专利技术的升级控制方法及控制模块利用了协处理器不需要升级的优势，将主处理器和协处理器的优点结合起来，解决了现有技术中的系统升级时，输出信号不可控的隐患。

【技术实现步骤摘要】

本专利技术涉及升级技术，特别是涉及一种升级控制方法及控制模块，属于通信

技术介绍
现有技术中，在对通信系统进行升级时，直接采用管脚锁存方式，将部分输出管脚状态进行保持，以此达到输出信号稳定的状态。但是，在通信系统处于升级过程中时，即新的内容覆盖旧的内容的程序中，相当于通信系统的主处理器对旧内容进行格式化操作，通信系统的输出信号无法受主处理器的控制。
技术实现思路
本专利技术的目的是提供一种升级控制方法及控制模块，能够使通信系统在主处理器清空旧内容时，对输出信号进行控制。为了实现所述目的，本专利技术提供升级控制控制模块，包括主处理器、协处理器、第一数模转换器、第二数模转换器、选择电路；主处理器分别连接第一数模转换器和协处理器的第一端；第一数模转换器的另一端连接选择电路的第一端；协处理器的第二端连接第二数模转换器；第二数模转换器的另一端连接选择电路的第二端；协处理器的第三端连接选择电路的第三端。其中，优选实施方式为:协处理器设置为CPLD或FPGA。本专利技术同时提供基于上述升级控制模块的升级控制方法，首先，协处理器的第三端将选择信号输出至选择电路的接收端；其次，选择电路根据选择信号判断通信系统当前的工作状态；再次，选择电路根据通信系统的当前工作状态，选择合适的处理器控制输出信号；最后，选择电路输出信号至通信系统。其中，优选实施方式为:通信系统处于正常工作状态时，主处理器控制输出信号。其中，优选实施方式为:通信系统处于升级状态时，协处理器控制输出信号。其中，优选实施方式为:主处理器返回终止信号至协处理器后，通信系统退出升级状态；然后协处理器输出控制信号至选择电路的接收端，通信系统进行正常工作状态。本专利技术的升级控制方法及控制模块实现了在通信系统升级时，输出信号的稳定及可控，与现有技术相比，本专利技术的升级控制方法及控制模块利用了协处理器不需要升级的优势，将主处理器和协处理器的优点结合起来，解决了现有技术中的系统升级时，输出信号不可控的隐患。【附图说明】下面结合附图和实施例对本专利技术的结构进一步说明。图1为本专利技术的升级控制模块的结构示意图。图2为本专利技术的升级控制方法的流程示意图。【具体实施方式】下面结合附图对本专利技术的升级控制方法及控制模块做进一步说明。图1为本专利技术升级控制模块的结构示意图。本专利技术的升级控制模块包括主处理器11、协处理器12、第一数模转换器21、第二数模转换器22、选择电路30，其中，主处理器11分别连接第一数模转换器21和协处理器12的第一端121，第一数模转换器21的另一端连接选择电路30的第一端301，协处理器12的第二端121连接第二数模转换器22，第二数模转换器22的另一端连接选择电路30的第二端302，同时协处理器12的第三端123与选择电路30的第三端303相连。其中，协处理器12的第三端123输出选择信号至选择电路30的第三端303，当通信系统处于正常运转时，选择电路30根据协处理器12输出的选择信号选择主处理器11控制输出信号；当通信系统处于升级状态时，选择电路30根据协处理器12输出的选择信号选择协处理器12控制输出信号；其中，协处理器12可设置为CPLD (Complex ProgrammableLogic Device，复杂可编程逻辑器件)，或者协处理器12为FPGA (Field-Programmable GateArray，现场可编程门阵列)。图2为本专利技术升级控制方法的流程示意图。本专利技术的升级控制方法包括以下步骤:首先，协处理器12的第三端123将选择信号3!￡输出至选择电路30的接收端303 ；其次，选择电路30根据选择信号Sx判断通信系统的当前工作状态，当S x= S i时，通信系统处于正常工作状态；sx= S 2，通信系统处于升级状态。再次，选择电路30根据选择信号Sx判断的通信系统的当前工作状态，选择合适的处理器控制输出信号；其中，通信系统处于正常工作状态时，主处理器11控制输出信号；通信系统处于升级状态时，协处理器12控制输出信号；其中，通信系统升级结束时，主处理器11返回终止信号Sp至协处理器12，协处理器12接收主处理器11的终止信号\后，通信系统退出升级状态；然后协处理器12输出控制信号S1至选择电路30的接收端，通信系统恢复正常工作状态。最后，选择电路30输出信号回通信系统中。本专利技术的升级控制方法及控制模块主要应用于EDFA(Erbium-Doped OpticalFiber Amplifier，掺饵光纤放大器)等产品中，适用于控制模块升级时仍需要控制输出信号的通信产品中。本专利技术的升级控制方法及控制模块实现了在通信系统升级时，输出信号的稳定及可控，与现有技术相比，本专利技术的升级控制方法及控制模块利用率协处理器12不需要升级的优势，将主处理器11和协处理器12的优点结合起来，解决了现有技术中的系统升级时，输出信号不可控的隐患。以上所述者，仅为本专利技术最佳实施例而已，并非用于限制本专利技术的范围，凡依本专利技术申请专利范围所作的等效变化或修饰，皆为本专利技术所涵盖。【主权项】1.升级控制控制模块，包括主处理器、协处理器、第一数模转换器、第二数模转换器、选择电路；其特征在于:主处理器分别连接第一数模转换器和协处理器的第一端；第一数模转换器的另一端连接选择电路的第一端；协处理器的第二端连接第二数模转换器；第二数模转换器的另一端连接选择电路的第二端；协处理器的第三端连接选择电路的第三端。2.如权利要求1所述的升级控制控制模块，其特征在于:协处理器设置为CPLD或FPGA03.如权利要求1所述的升级控制模块的升级控制方法，其特征在于:首先，协处理器的第三端将选择信号输出至选择电路的接收端；其次，选择电路根据选择信号判断通信系统当前的工作状态；再次，选择电路根据通信系统的当前工作状态，选择合适的处理器控制输出信号；最后，选择电路输出信号至通信系统。4.如权利要求3所述的升级控制方法，其特征在于:通信系统处于正常工作状态时，主处理器控制输出信号。5.如权利要求3所述的升级控制方法，其特征在于:通信系统处于升级状态时，协处理器控制输出信号。6.如权利要求5所述的升级控制方法，其特征在于:主处理器返回终止信号至协处理器后，通信系统退出升级状态；然后协处理器输出控制信号至选择电路的接收端，通信系统进行正常工作状态。【专利摘要】本专利技术公开了一种升级控制方法，包括选择电路根据通信系统的当前工作状态，选择合适的处理器控制输出信号，即通信系统处于正常工作状态时，主处理器控制输出信号；通信系统处于升级状态时，协处理器控制输出信号；本专利技术的升级控制方法及控制模块利用了协处理器不需要升级的优势，将主处理器和协处理器的优点结合起来，解决了现有技术中的系统升级时，输出信号不可控的隐患。【IPC分类】G06F9-445, H04L12-24【公开号】CN104750518【申请号】CN201510105310【专利技术人】姜国栋, 李大平, 刘锂, 罗科 【申请人】昂纳信息技术（深圳）有限公司【公开日】2015年7月1日【申请日】2015年3月10日本文档来自技高网...

【技术保护点】
升级控制控制模块，包括主处理器、协处理器、第一数模转换器、第二数模转换器、选择电路；其特征在于：主处理器分别连接第一数模转换器和协处理器的第一端；第一数模转换器的另一端连接选择电路的第一端；协处理器的第二端连接第二数模转换器；第二数模转换器的另一端连接选择电路的第二端；协处理器的第三端连接选择电路的第三端。

【技术特征摘要】

【专利技术属性】
技术研发人员：姜国栋，李大平，刘锂，罗科，
申请(专利权)人：昂纳信息技术深圳有限公司，
类型：发明
国别省市：广东;44