半导体器件及其形成方法技术

一种半导体器件的形成方法，包括：提供衬底、在衬底上形成栅介质层以及伪栅；在所述衬底形成与所述伪栅相齐平的层间介质层；对层间介质层表面进行离子掺杂，以在层间介质层的表面形成掺杂层；去除栅介质层以及伪栅；在伪栅的位置形成栅极结构。本发明专利技术还提供一种半导体器件，包括衬底、栅极以及层间介质层、设于所述层间介质层表面的隔离层。本发明专利技术的有益效果在于，通过对所述层间介质层表面以及暴露出的伪栅表面进行离子掺杂，以在所述层间介质层的表面以及伪栅表面形成掺杂层，所述掺杂层能够较好的抵挡后续去除所述伪栅的步骤中对层间介质层的影响，进而减小层间介质层表面消耗，保证后续形成的栅极的高度。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，具体涉及一种。
技术介绍
在现有的后栅工艺(gate-last)中，通常先在衬底上形成栅介质层以及伪栅，并相应的形成源区、漏区等半导体器件。在这之后，在这些半导体器件上形成层间介质层(interlayer dielectric, ILD),并去除伪栅形成开口，最后在所述开口中形成金属栅极。由于需要将所述伪栅去除，并在所述伪栅的位置处形成金属栅极，在去除伪栅以及所述栅介质层的过程中容易对所述层间介质层造成影响，导致所述层间介质层表面发生一定程度的消耗(1 S S )。由于开口形成于所述层间介质层中，所述层间介质层的高度会决定所述开口的高度，进而对所述金属栅极的高度造成较大影响。因而，如果所述层间介质层消耗过多，将导致后续形成的金属栅极的高度偏小。因此，如何避免层间介质层被消耗过多，成为本领域技术人员亟待解决的问题。
技术实现思路
本专利技术解决的问题是提供一种，减少层间介质层的消耗，进而保证后续形成的栅极的高度。为解决上述问题，本专利技术提供一种半导体器件的形成方法，包括:提供衬底；在所述衬底上形成栅介质层；在所述栅介质层上形成伪栅；在所述衬底上形成与所述伪栅相齐平的层间介质层；对所述层间介质层表面进行离子掺杂，以在所述层间介质层的表面形成掺杂层；去除所述伪栅；去除所述栅介质层；在去除伪栅和栅介质层后形成的开口中形成栅极结构。可选的，提供衬底的步骤包括:提供硅衬底；形成栅介质层的步骤包括:通过热生长形成二氧化硅材料的栅介质层；去除所述栅介质层的步骤包括:采用氢氟酸溶液去除所述二氧化硅材料的栅介质层。可选的，形成伪栅的步骤包括:采用多晶硅或者无定形硅作为所述伪栅的材料；去除伪栅的步骤包括:采用四甲基氢氧化铵或者氨水作为蚀刻剂去除所述伪栅。可选的，所述层间介质层采用二氧化硅材料，形成层间介质层的步骤包括:通过沉积的方式形成所述层间介质层。可选的，对层间介质层进行离子掺杂的步骤包括，采用氮离子对所述层间介质层的表面进行掺杂以形成氮离子掺杂层。可选的，对层间介质层进行离子掺杂的步骤包括:使离子掺杂的浓度在114?116原子/平方厘米的范围内，掺杂能量在100电子伏?5000电子伏的范围内。可选的，对层间介质层进行离子掺杂的步骤包括:采用耦合等离子体氮化的方法对所述层间介质层表面进行氮离子掺杂。可选的，氮离子掺杂时的处理气氛包括氮气，还包括氩气的稀释气体；氮离子掺杂的气压在5毫托?100毫托的范围内；氮离子掺杂设备的功率在200瓦?1200瓦的范围内，氮离子掺杂设备的工作时间在5秒?50秒的范围内，占空比在2%?50%的范围内。可选的，在去除伪栅的步骤之后，去除栅介质层的步骤之前，还包括以下步骤:对所述掺杂层进行退火处理，使所述掺杂层转化为隔离阻挡层。可选的，退火处理的步骤包括，使退火处理的温度在500摄氏度?1000摄氏度的范围，并使退火时间在I秒?30秒的范围内。可选的，形成栅极结构的步骤包括:在开口底部形成介质材料层；在开口底部和侧壁上形成高K介质层；在所述高K介质层上形成金属栅。可选的，对层间介质层进行离子掺杂的步骤包括，采用碳离子对所述层间介质层的表面进行掺杂以形成碳离子掺杂层。此外，本专利技术还提供一种半导体器件，包括:衬底；设置于所述衬底上的栅极；设于所述衬底上与栅极齐平的层间介质层；所述层间介质层表面具有隔尚层。可选的，所述层间介质层为二氧化硅介质层。可选的，所述隔离层为掺杂氮离子的二氧化硅层、掺杂碳离子的二氧化硅层或者为氮氧化硅层。可选的，所述栅极包括依次位于所述衬底上的高K介质层以及金属栅。与现有技术相比，本专利技术的技术方案具有以下优点:通过对所述层间介质层表面进行离子掺杂，以在所述层间介质层的表面形成掺杂层，所述掺杂层能够在后续去除栅介质层的步骤中保护层间介质层，可以减少层间介质层表面的消耗，保证后续形成的栅极的高度。进一步，当所述层间介质层的材料为二氧化硅时，掺杂氮离子或者碳离子进行掺杂，使形成的氮离子或者碳离子掺杂层不容易在后续去除所述伪栅的步骤中被去除。进一步，对掺杂层进行退火处理，能够进一步将掺杂的离子与所述层间介质层进行反应，使退火后的掺杂层变为隔离阻挡层，更加不容易被后续去除伪栅的步骤所影响。进一步，使离子掺杂的浓度在1014?1016原子/平方厘米，掺杂能量在100电子伏?5000电子伏的范围内，能够形成厚度较为理想的掺杂层。进一步，使退火处理的温度在500摄氏度?1000摄氏度的范围，并使退火时间在I秒?30秒的范围内，能够在尽量不影响其它器件的性质的前提下，将所述掺杂层转化为所述隔离阻挡层。【附图说明】图1是本专利技术半导体器件的形成方法一实施例的流程示意图；图2至图7是图1中各个步骤中半导体器件的结构示意图；图8是本专利技术半导体器件一实施例的结构示意图。【具体实施方式】在现有的后栅工艺中，在去除伪栅的过程中容易对层间介质层造成影响。其原因在于，伪栅底部形成有一层比较致密的栅介质层，而在去除所述伪栅时，还需要将所述栅介质层也一并去除。在去除栅介质层的过程中容易导致所述层间介质层的表面产生一定程度的消耗(loss)，使得层间介质层的高度变低。层间介质层的高度变低导致后续形成的栅极的高度也相应变小。为了解决所述技术问题，本专利技术提供一种半导体器件的形成方法，对所述层间介质层表面进行离子掺杂，以在所述层间介质层的表面形成掺杂层，所述掺杂层能够在后续去除伪栅的步骤中保护层间介质层，可以减少层间介质层表面的消耗，保证后续形成的栅极的高度。参考图1，示出了本专利技术半导体器件的形成方法一实施例的流程示意图，包括:步骤SI，提供衬底；步骤S2，在所述衬底上依次形成二氧化硅栅介质层以及多晶硅伪栅；步骤S3，在所述多晶硅伪栅以及衬底上覆盖二氧化硅层间介质层；步骤S4，平坦化所述二氧化硅层间介质层直至暴露出所述多晶硅伪栅；步骤S5，对所述二氧化硅层间介质层的表面进行氮离子掺杂，并在所述二氧化硅层间介质层的表面形成氮离子掺杂层；步骤S6，去除所述多晶硅伪栅；步骤S7，对所述氮离子掺杂层进行退火处理以形成氮氧化硅隔离阻挡层；步骤S8，去除所述二氧化硅栅介质层；步骤S9，在所述多晶硅伪栅的位置形成高K金属栅极结构。通过上述步骤，使所述二氧化硅层间介质层的表面形成氮离子掺杂当前第1页1 2 3 本文档来自技高网...

【技术保护点】
一种半导体器件的形成方法，其特征在于，包括：提供衬底；在所述衬底上形成栅介质层；在所述栅介质层上形成伪栅；在所述衬底上形成与所述伪栅相齐平的层间介质层；对所述层间介质层表面进行离子掺杂，以在所述层间介质层的表面形成掺杂层；去除所述伪栅；去除所述栅介质层；在去除伪栅和栅介质层后形成的开口中形成栅极结构。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈勇，卜伟海，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31