伪栅的去除方法和MOS晶体管的形成方法技术

一种伪栅的去除方法和MOS晶体管的形成方法，所述伪栅的去除方法包括：提供半导体衬底，所述半导体衬底上具有栅介质层、位于所述栅介质层上的功函数层和位于所述功函数层上的伪栅；采用脉冲等离子体刻蚀工艺刻蚀所述伪栅，直至暴露出所述功函数层；其中，所述脉冲等离子体刻蚀工艺的刻蚀气体包括氢气。本发明专利技术伪栅的去除方法，有利于提高后续形成的MOS晶体管的性能。

【技术实现步骤摘要】

本专利技术涉及半导体
，尤其涉及一种伪栅的去除方法和一种MOS晶体管的形成方法。
技术介绍
随着半导体技术的不断发展，MOS晶体管的特征尺寸不断缩小，MOS晶体管的栅介质层的厚度也按等比例缩小的原则变得越来越薄。虽然栅介质层的厚度在不断降低，但由于栅极电压不会持续降低，使得所述栅介质层受到的电场强度变大，与时间相关的介质击穿(TDDB:time dependent dielectric breakdown)也更容易发生,尤其在 NMOS 晶体管中更为明显，更容易导致器件失效。现有技术中，通常采用高K栅介质层替代氧化硅栅介质层，可以在保持等效氧化层厚度(EOT)不变的情况下增加其物理厚度，可以减少栅介质层的漏电流。但是现有技术的MOS晶体管的TDDB特性依然不佳。
技术实现思路
本专利技术解决的问题是提供一种伪栅的去除方法和一种MOS晶体管的形成方法。为解决上述问题，本专利技术实施例提供了一种伪栅的去除方法，包括:提供半导体衬底，所述半导体衬底上具有栅介质层、位于所述栅介质层上的功函数层和位于所述功函数层上的伪栅；采用脉冲等离子体刻蚀工艺刻蚀所述伪栅，直至暴露出所述功函本文档来自技高网...

【技术保护点】
一种伪栅的去除方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上具有栅介质层、位于所述栅介质层上的功函数层和位于所述功函数层上的伪栅；采用脉冲等离子体刻蚀工艺刻蚀所述伪栅，直至暴露出所述功函数层；其中，所述脉冲等离子体刻蚀工艺的刻蚀气体包括氢气。

【技术特征摘要】

【专利技术属性】
技术研发人员：张海洋，李凤莲，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31