本发明专利技术涉及用于保护射频和微波集成电路的装置与方法。静电放电(ESD)保护器件可以保护电子电路。在射频(RF)电路及类似的情况下，常规ESD保护器件的插入损耗可能无法满足需要。相对于衬底而言，ESD保护器件的节点的寄生电容的数量不一定是对称的。公开的技术减少信号节点的寄生电容，改善ESD保护器件的插入损耗特性。
【技术实现步骤摘要】
本专利技术的实施例涉及电子系统，更具体地说，涉及瞬态电学事件的保护电路。
技术介绍
某些电子系统可能被暴露于瞬态电学事件，或者具有快速变化的电压和高功率的 持续时间相当短的电信号。瞬态电学事件可以包括，例如，静电放电（ESD)事件。 由于在集成电路的相对小的区域上的过电压条件和/或高功耗，瞬态电学事件可 能会损坏电子系统的集成电路（ICs)。高功耗会提高集成电路（全文要统一）的温度。ESD 会导致许多问题，如浅结损伤，狭窄的金属损害与表面电荷累积。
技术实现思路
一个实施例包含包括集成电路的装置，其中，装置包括：配置以承载信号的第一节 点；配置以承载作为第一节点的信号的接地参考的参考电压的第二节点；集成电路的第一 电压钳，第一电压钳具有阳极和阴极，其中，与阳极相关的第一寄生电容小于与阴极相关的 第二寄生电容，其中阳极被可操作地耦合到第一节点，并且阴极被可操作地耦合到第二节 点，第一电压钳包括至少一个第一整流器；与集成电路的第二电压钳，第二电压钳具有阳极 和阴极，其中，与阴极相关的第三寄生电容小于与阳极相关的第四寄生电容，其中阳极被可 操作地耦合到第二节点，并且阴极被可操作地耦合到第一节点，第二电压钳包括至少一个 第二整流器。 -个实施例包括使射频（RF)电路免受静电放电（ESD)的方法，其中，该方法包括 使用第一节点承载信号；使用第二节点承载参考电压；使用集成电路的第一电压钳钳位第 一节点的电压，第一电压钳具有阳极和阴极，其中，与阳极相关的第一寄生电容小于与阴极 相关的第二寄生电容，其中阳极被可操作地耦合到第一节点，并且阴极被可操作地耦接至 第二节点，第一电压钳包括至少一个第一整流器；并且使用集成电路的第二电压钳钳位第 一节点的电压，第二电压钳具有阳极和阴极，其中，与阴极相关的第三寄生电容小于与阳极 相关的第四寄生电容，其中阳极被可操作地耦合到第二节点，并且阴极被可操作地耦合到 第一节点，第二电压钳包括至少一个第二整流器。【附图说明】 此处的这些附图及相关说明被提供以阐明本专利技术的具体实施例，并且不旨在进行 限制。 图1是在集成电路中实现的静电放电（ESD)保护器件的示意框图。 图2是静电放电保护器件的一个实施例的示意图。 图3是静电放电保护器件的模型的示意图。 图4示出了一个实施例，其中使用几个串联二极管实现ESD保护器件。 图5示出了一个实施例，其中ESD保护器件与射频终端电阻并联。 图6是图2的ESD保护器件的高侧保护电路的物理布局的实例的剖视图。 图7是图2的ESD保护器件的低压侧保护电路的物理布局的实例的剖视图。图8示出了一个实施例的模型，其中ESD保护器件使用二极管与晶闸管实现。 图9是图8的ESD保护器件的高侧保护电路的物理布局的剖面图。 图10是图8的ESD保护器件的低压侧保护电路的物理布局的剖面图。 图11是常规器件与本专利技术的实施例比较的回波损耗比（RLR)与频率的曲线图。【具体实施方式】 某些实施例的以下详细描述中呈现了本专利技术的具体实施例的各种描述。然而，本 专利技术可以以权利要求书中所定义和涵盖的多种方式予以体现。在此描述中，参考附图，其中 相同的引用数字表示相同或功能相似的元件。 本文所用的术语诸如上面、下面、在…之上等指的是器件定位如图所示并且应当 相应地理解。还应当理解因为半导体器件（例如晶体管）的区域通过使用不同杂质或者不 同浓度的杂质掺杂到半导体材料的不同部分予以定义的，整个器件的不同的区域之间的离 散的物理边界实际上可能不存在，而是可以从一个过渡区域到另一个。事实上，因为掺杂物 倾向于至少部分地由扩散予以定义并且由于其本身的性质不具有明显的边界，半导体器件 的高掺杂浓度区域被称为扩散区。一些附图所示的边界是这种类型的，并且示出为突变结 构仅仅是为了便于读者。在下面描述的实施例中，P型区域可以包括使用P型掺杂物的半 导体材料，诸如硼。另外，n型区域可以包括使用n型掺杂物的半导体材料，例如磷。此外， 栅极介电层可包括绝缘材料，例如高k值电介质。此外，栅极可以包括具有可变功函数的导 电区域，诸如可变功函数金属或者多晶硅。所属领域的技术人员将了解可以在如下所述的 区域中使用的不同浓度的掺杂物、导电材料和绝缘材料。 电子电路的可靠性是通过给集成电路的某些节点，例如集成电路的管脚或焊盘， 提供保护器件得以增强。在瞬态信号的电压达到触发电压时，保护器件可以通过从高阻抗 状态转变到低阻抗状态将节点的电压电平维持维持在预定的安全范围内。此后，将保护器 件可以至少分流部分与瞬态信号相关的电流以防止瞬态信号达到正的或负的故障电压，它 们是集成电路损坏的最常见的原因之一。 图1是示出了在集成电路100中的ESD保护器件106的方框图，保护器件106用 以保护内部器件108免受在信号节点102和地或返回路径的节点104间发生静电放电事件 引起的电流或电压的突发尖峰脉冲。引入ESD保护器件是合适的，提供的静电放电电路不 会显著使输入信号失真。理想的ESD保护器件对内部电路与输入言完全不可见；并且因为 如此将允许输入的整个范围内未被改变地传递到内部电路。然而，实际上，ESD保护电路包 含改变输入信号的寄生元件。减少这些寄生元件有助于避免信号失真。 ESD保护器件将引入寄生元件；最主要的是，结电容与衬底电容。结电容是在 相反地掺杂注入区域间形成的耗尽区的结果并且可以是相对小，例如10至15飞法拉 (femtofarad，简称fF)的数量级。衬底电容在一些注入区域与衬底间形成，并且比结电容 大好几倍。在某些实施例中，ESD保护器件被排列使得信号先遇到结电容与少一些衬底电 容。这就产生比已经很小的结电容更小的总的有效电容。相比于常规方法，这种排列能够 减少到衬底的信号损失。 图2示出了静电放电保护器件的实施例，它包括防止信号节点的电压电平达到不 希望的值，被定义为电压钳的元件。ESD保护器件的这些电压钳被排列使得施加于信号节 点102的信号遇到结电容与少一些衬底电容。ESD保护器件包括用于承载信号的信号节点 102与用于承载参考电压的地或信号返回路径节点104,例如，地。静电放电保护器件还包 括第一电压钳210和第二电压钳220。第一电压钳210具有阳极和阴极，其中阳极被可操 作地耦合到信号节点102,并且阴极被可操作地耦合到地或信号返回路径节点104。电压钳 210提供保护以防止正电压瞬变。第一电压钳210可以包括至少一个整流器，例如，二极管 212。二极管212具有结电容和衬底电容，并且二极管212被排列使得阳极端具有结电容。 静电放电保护器件还包括第二电压钳220。第二电压钳220提供保护以防止负电 压瞬变。第二电压钳220具有阳极和阴极，其中阳极被可操作地耦合到地或信号返回路径 节点104,并且阴极被可操作地耦合到信号节点102。第二电压钳220可以包括至少一个整 流器，例如，二极管222,二极管222具有结电容与衬底电容并且被排列以使阴极端具有结 电容。在替代实施例中，电压钳210、220可以包括多个二极管和/或晶闸管，例如，但不限 于，3个二极管和/或晶闸管。晶闸管的另一个名称是可控硅整流器（SCR)。当多个二极管 和/或晶闸管被使用时，二极管和/或晶闸管应被排列使得结电本文档来自技高网...
【技术保护点】
一种包括集成电路的装置，所述装置包括：配置以承载信号的第一节点；配置以承载参考电压的第二节点；所述集成电路的第一电压钳，所述第一电压钳具有阳极与阴极，其中与所述阳极相关的第一寄生电容比与所述阴极相关的第二寄生电容小，其中所述阳极被可操作地耦合到所述第一节点，并且所述阴极被可操作地耦合到所述第二节点，所述第一电压钳包括至少一个第一整流器；和所述集成电路的第二电压钳，所述第二电压钳具有阳极与阴极，其中与所述阴极相关的第三寄生电容比与所述阳极相关的第四寄生电容小，其中所述阳极被可操作地耦合到所述第二节点，并且所述阴极被可操作地耦合到所述第一节点，所述第二电压钳包括至少一个第二整流器。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：S·帕萨萨拉希，R·卡里略拉姆利兹，
申请(专利权)人：美国亚德诺半导体公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。