一种半导体器件及其制备方法技术

本发明专利技术提供一种半导体器件的制备方法，采用直接向半导体层注入高浓度杂质离子的工艺，避免透过电容介质层进行高浓度杂质离子注入以减少对电容介质层的影响，在不增加工艺步骤的前提下，有效解决了由于电容介质层受到损伤造成的电容器耐压性下降的问题，提高了半导体器件的良率，大幅降低了生产成本。本发明专利技术提供的一种半导体器件，不但电容器耐压性能优异、薄膜晶体管阈值电压的漂移值较小，而且制备方法简单，适合大规模工业生产。

【技术实现步骤摘要】

本专利技术涉及显示
，具体涉及一种有源矩阵有机电致发光显示装置中半导 体器件的制备方法及该方法制备的半导体器件。
技术介绍
有机发光二极管(英文全称Organic Light-Emitting Diode,简称0LED)是主动发 光器件，具有高对比度、广视角、低功耗等优点，是目前平板显示技术中受到关注最多的技 术之一。 有源矩阵有机发光显示装置（英文全称Active Matrix organic lighting emitting display，简称AMOLED)是利用薄膜晶体管(英文全称Thin Film Transistor，简 称TFT)，搭配电容存储信号，来控制有机发光二极管的亮度和灰阶表现的显示装置。每个单 独的有机发光二极管具有完整的阴极、有机功能层和阳极，阳极覆盖一个薄膜晶体管阵列， 形成一个矩阵。薄膜晶体管阵列形成电路，决定像素的发光情况，进而决定图像的构成。有 源矩阵有机发光显示装置可大尺寸化、较省电、解析度高、面板寿命较长，因此在显示技术 领域得到了高度的重视。 如图1所示，有源矩阵有机发光显示装置中为了达到固定电流驱动的目的，每个 像素至少需要两个薄膜晶体管（Tl和T2)和一个存储电容（Cs)来构成。当扫描线Sl被驱 动时，开关薄膜晶体管（Tl)被开启，而信号则由数据线Dl输入电容Cs;当Cs蓄电后，电源 根据控制薄膜晶体管（T2)的I-V特性与Cs的电位供给电流以驱动有机发光二极管。当Tl 关闭时，驱动电路中的漏电流会导致Cs的电容值改变，使得导通电流降低，易造成像素的 明亮或灰度调整产生误差。现有技术中，一般通过在薄膜晶体管中设置LDD(英文全称为： lightly doped drain，译为：低掺杂漏极）区域，即在沟道中靠近漏极区域设置一个低掺杂 的漏区，让其承受部分电压，来降低开关薄膜晶体管关闭后的漏电流。另外，设置LDD区还 可以解决由薄膜晶体管收缩而引起的热载流子效应。 中国专利文献CN101982884A公开了，具体为：1、 在衬底上形成半导体层图形，所述衬底包括第一区域和第二区域；2、在包括半导体图形的 衬底表面形成绝缘膜；3、在该绝缘膜上形成光致抗蚀剂图形，以覆盖第一区域内所述半导 体层图形的中心部分；3、以光致抗蚀剂图形作为离子注入掩膜，将高浓度杂质离子注入所 述第一区域和所述第二区域的所述半导体层图形内，以形成源极和漏极区域及电容器下电 极；4、使用该光致抗蚀剂图形作为刻蚀掩膜，将暴露于所述第一区域和所述第二区域的所 述绝缘膜的厚度减小；5、去除所述光致抗蚀剂图形；6、在所述第一区域内所述半导体层图 形的中心部分上和所述第二区域内所述半导体层图形上形成导电层图形；7、以所述第一区 域内的导电图形作为离子注入掩膜，将低浓度杂质离子注入所述第一区域的半导体图形中 以新车轻掺杂漏极区域。 上述薄膜晶体管和电容器的制备方法中，步骤3中需将高浓度杂质离子注入所述 第一区域和所述第二区域的所述半导体层图形内，注入过程中，栅极绝缘层受到长时间的 高能粒子轰击，栅极绝缘层中分子极易出现重排现象，原有分子结构受到损伤。设置在第二 区域内的栅极绝缘层作为电容器的电解质层，由于膜层结构的损伤，易造成电容器的耐压 性能降低，使得电容器漏电值增加，影响所述有源矩阵有机发光显示装置的良率，导致生产 成本大幅提1?。
技术实现思路
为此，本专利技术所要解决的是现有有源矩阵有机发光显示装置中半导体器件的制备 方法极易导致电容器耐压性能降低的问题，提供一种不影响电容器耐压性能的半导体器件 的制备方法以及该方法制备的半导体器件。 为解决上述技术问题，本专利技术采用的技术方案如下： 本专利技术所述的一种半导体器件的制备方法，包括如下步骤：S1、在基板上形成半导体层，对半导体层进行图案化，分别在基板的薄膜晶体管区 域和电容区域形成岛状图案；S2、在薄膜晶体管区域的岛状图案上直接形成第一光致抗蚀剂层，第一光致抗蚀 剂层在基板上投影与薄膜晶体管沟道区域在基板上的投影相重合； S3、以第一光致抗蚀剂层为掩膜，向图案化后的半导体层注入杂质离子，形成沟道 区域、低掺杂区域和电容器下极板；S4、在基板上直接形成覆盖沟道区域、低掺杂区域和电容器下极板的栅极绝缘层， 在栅极绝缘层上直接形成第一金属层；S5、在第一金属层上直接形成第二光致抗蚀剂层，并图案化形成设置在沟道区域 正上方以及电容器下极板上方的图案，沿沟道区域长度方向，设置在沟道区域上方的图案 的长度大于沟道区域长度，设置在电容器下极板上方的图案长度小于电容器下极板长度；S6、以第二光致抗蚀剂层为掩膜，对第一金属层进行图案化，形成设置在沟道区域 正上方的栅极层和形成在电容器下极板上方的电容器上极板；S7、去除第二光致抗蚀剂层，以栅极层和电容器上极板为掩膜，向半导体层注入杂 质离子，形成设置在低掺杂区域两侧的源/漏区域，设置在电容器下极板一侧或两侧的导 线连接区域；S8、在栅极绝缘层上形成第二金属层，并图案化形成不相连的源极、漏极和电容器 导线，分别与半导体层中的源/漏区域、导线连接区域接触连接。 步骤S3和步骤S7中所述杂质离子相同。 步骤Sl中还包括向所述半导体层注入杂质离子的步骤。 步骤Sl中所述杂质离子与步骤S3中所述杂质离子相同。 步骤S3中所述杂质离子的掺杂浓度为IO14~5X1014atoms/cm2。 步骤S7中所述杂质离子的掺杂浓度为5XIO14~5X1015atoms/cm2。 步骤SI中所述杂质离子的掺杂浓度为IO11~3X1012atoms/cm2。 所述半导体层为多晶硅层。 步骤Sl还包括将非晶硅层转化为多晶硅层的步骤。 步骤Sl还包括在所述基板上直接形成缓冲层的步骤。 步骤S7之后还包括在所述栅极绝缘层上直接形成覆盖栅极层和电容器上极板的 层间绝缘层，并在栅极绝缘层和层间绝缘层中形成暴露源/漏区域、导线连接区域的通孔 的步骤；步骤S8中所述第二金属层直接形成在所述层间绝缘层上。 本专利技术所述半导体器件的制备方法所制备的半导体器件。 本专利技术的上述技术方案相比现有技术具有以下优点： 1、本专利技术提供一种半导体器件的制备方法，采用直接向半导体层注入高浓度杂质 离子的工艺，避免透过电容介质层进行高浓度杂质离子注入以减少对电容介质层的影响， 在不增加工艺步骤的前提下，有效解决了由于电容介质层受到损伤造成的电容器耐压性下 降的问题，提高了半导体器件的良率，大幅降低了生产成本。 2、本专利技术提供一种半导体器件的制备方法，在半导体层图案化之前，向整个半导 体层进行杂质离子的注入，形成TFT之后，增加了TFT沟道区域的载流子迁移率，赋予阈值 电压（Vth)较小的漂移值，成功补偿了TFT的空间不均性和不稳定性，使得可以通过控制通 入每个像素单元的电流大小准确控制像素的明暗程度(灰阶)。[当前第1页1 2 3 本文档来自技高网...

【技术保护点】
一种半导体器件的制备方法，其特征在于，包括如下步骤：S1、在基板上形成半导体层，对半导体层进行图案化，分别在基板的薄膜晶体管区域和电容区域形成岛状图案；S2、在薄膜晶体管区域的岛状图案上直接形成第一光致抗蚀剂层，第一光致抗蚀剂层在基板上投影与薄膜晶体管沟道区域在基板上的投影相重合；S3、以第一光致抗蚀剂层为掩膜，向图案化后的半导体层注入杂质离子，形成沟道区域、低掺杂区域和电容器下极板；S4、在基板上直接形成覆盖沟道区域、低掺杂区域和电容器下极板的栅极绝缘层，在栅极绝缘层上直接形成第一金属层；S5、在第一金属层上直接形成第二光致抗蚀剂层，并图案化形成设置在沟道区域正上方以及电容器下极板上方的图案，沿沟道区域长度方向，设置在沟道区域上方的图案的长度大于沟道区域长度，设置在电容器下极板上方的图案长度小于电容器下极板长度；S6、以第二光致抗蚀剂层为掩膜，对第一金属层进行图案化，形成设置在沟道区域正上方的栅极层和形成在电容器下极板上方的电容器上极板；S7、去除第二光致抗蚀剂层，以栅极层和电容器上极板为掩膜，向半导体层注入杂质离子，形成设置在低掺杂区域两侧的源/漏区域，设置在电容器下极板一侧或两侧的导线连接区域；S8、在栅极绝缘层上形成第二金属层，并图案化形成不相连的源极、漏极和电容器导线，分别与半导体层中的源/漏区域、导线连接区域接触连接。...

【技术特征摘要】

【专利技术属性】
技术研发人员：陈浩，
申请(专利权)人：昆山国显光电有限公司，
类型：发明
国别省市：江苏;32