贯通电极基板和使用贯通电极基板的半导体装置制造方法及图纸

本发明专利技术提供一种贯通电极基板和使用贯通电极基板的半导体装置，在该贯通电极基板中，提高了将基板的表面和背面导通的导通部中的电特性。本发明专利技术的贯通电极基板(100)具备具有贯通表面和背面的贯通孔(104)的基板(102)；和填充在贯通孔(104)内并含有金属材料的导通部(106)，导通部(106)至少包含面积加权后的平均晶粒直径为13μm以上的金属材料。另外，导通部(106)包含晶粒直径为29μm以上的金属材料。此外，导通部的一端含有面积加权后的平均晶粒直径比13μm小的金属材料，导通部的另一端至少含有面积加权后的平均晶粒直径为13μm以上的金属材料。

【技术实现步骤摘要】
贯通电极基板和使用贯通电极基板的半导体装置本案是申请日为2009年8月26日、申请号为200980130037.3、专利技术名称为“贯通电极基板及其制造方法和使用贯通电极基板的半导体装置”的专利申请的分案申请。
本专利技术涉及贯通电极基板及其制造方法和使用着该贯通电极基板的半导体装置，该贯通电极基板具备贯通基板的表面和背面的贯通电极。在本说明书中，所谓半导体装置，是指利用半导体特性能够发挥功能的装置整体，半导体集成电路、电子设备也包含在半导体装置的范围内。
技术介绍
近年来，随着电子设备的高密度、小型化的发展，LSI芯片也缩小到了与半导体封装同等的程度，仅仅依靠二维配置LSI芯片的高密度化正在达到其极限。因此，为了提高安装密度，需要将LSI芯片分开而将其按三维层叠。另外，为了使层叠有LSI芯片的半导体封装整体高速运转，需要使层叠电路彼此接近，缩短层叠电路间的配线距离。因此，为了适应上述要求，对于LSI芯片间的中介层(interposer)，提出了具备能够将基板的表面和背面导通的导通部的贯通电极基板(专利文献1)。根据专利文献1，贯通电极基板是通过利用电解电镀将导电材料(Cu)填充到设置在基板上的贯通孔的内部而形成的。现有技术文献专利文献专利文献1：日本特开2006-54307号公报专利文献2：日本特开2006-147971号公报
技术实现思路
专利技术要解决的课题在将贯通电极基板用于多个LSI芯片间的连接或者LSI芯片与MEMS器件等之间的连接的情况下，在通过电解电镀而形成的导通部要求能够可靠地确保导通性，并且要求其电阻值低等的电特性的提高。另一方面，在专利文献2等中，公开了在贯通电极的制造工序中，减少孔隙(空隙)的技术。但是，专利文献2中，虽然研究了确保导通部的导通性的途径，但是并没有研究导通部中的电特性。本专利技术就是鉴于上述问题而提出的，其目的在于提供一种贯通电极基板及使用着该贯通电极基板的半导体装置，在该贯通电极基板中，提高了将基板的表面和背面导通的导通部中的电特性。用于解决课题的手段根据本专利技术的一种实施方式，提供一种贯通电极基板，其包括：具有贯通表面和背面的贯通孔的基板；和填充在所述贯通孔内并包含金属材料的导通部，所述导通部至少包含面积加权后的平均晶粒直径为13μm以上的金属材料。优选，上述导通部至少包含晶粒直径为29μm以上的金属材料。优选，上述导通部的一端包含面积加权后的平均晶粒直径比13μm小的金属材料，上述导通部的另一端至少包含面积加权后的平均晶粒直径在13μm以上的金属材料。优选，上述基板由硅构成，上述导通部至少形成于设置在上述基板侧的绝缘层上。优选，上述贯通孔的开口直径是10μm～100μm，并且上述基板的厚度是20～100μm。优选，上述贯通孔的开口直径是10μm～100μm，并且上述基板的厚度是300～800μm。也可以将上述贯通电极基板层叠多层。还提供一种半导体装置，其至少包含一个具备连接端子部的半导体芯片，将上述连接端子部与上述贯通电极基板的导通部连接而构成。另外，根据本专利技术的一个实施方式，还提供一种贯通电极基板的制造方法，其中，在基板上形成贯通表面和背面的贯通孔，在上述基板和上述贯通孔的表面形成绝缘膜，在上述基板的至少一个面及/或上述贯通孔形成金属构成的种子膜，通过对上述种子膜供给脉冲电压的电解电镀法，向上述贯通孔内填充金属材料。优选，上述电解电镀法通过对上述种子膜周期性地施加正电压和负电压而进行。优选，利用对上述种子膜供给第一时间直流电流的电解电镀法，在上述贯通孔形成金属材料之后，利用对上述种子膜供给第二时间脉冲电流的电解电镀法，在上述贯通孔内填充金属材料。优选，对上述种子膜供给脉冲电流的上述电解电镀法包含在阶段性地增大上述脉冲电流的电流密度的同时在上述贯通孔内填充上述金属材料的工序。根据本专利技术，能够提供一种贯通电极基板及使用着该贯通电极基板的半导体装置，在该贯通电极基板中，提高了将基板的表面和背面导通的导通部中的电特性。附图说明图1是第一实施方式涉及的本专利技术的贯通电极基板100的截面图。图2是说明第一实施方式涉及的本专利技术的贯通电极基板100的制造工序的图。图3是说明第一实施方式涉及的本专利技术的贯通电极基板100的制造工序的图。图4是说明用于电解电镀的脉冲电压的图，该电解电镀用于向第一实施方式涉及的本专利技术的贯通电极基板100的贯通孔104填充金属材料。图5是说明用于电解电镀的脉冲电压的图，该电解电镀用于向第一实施方式涉及的本专利技术的贯通电极基板100的贯通孔104填充金属材料。图6是说明用于电解电镀的直流电压的图，该电解电镀用于向第一实施方式涉及的本专利技术的贯通电极基板100的贯通孔104填充金属材料。图7是说明EBSD装置的结构的图。图8是说明通过EBSD进行测定的试样测定的概念的图。图9是表示测定了第一实施方式涉及的本专利技术的贯通电极基板100的导通部106的金属材料的晶粒直径的区域的图。图10是实施例1涉及的本专利技术的贯通电极基板100的导通部106的金属材料的面积加权后的晶粒直径分布图。图11是比较例1涉及的贯通电极基板的导通部的金属材料的面积加权后的晶粒直径分布图。图12是比较例2涉及的贯通电极基板的导通部的金属材料的面积加权后的晶粒直径分布图。图13是实施例1涉及的本专利技术的贯通电极基板100的导通部106的直流电流区域106b中的金属材料的面积加权后的晶粒直径分布图。图14是实施例1涉及的本专利技术的贯通电极基板100的导通部106的直流-脉冲切换区域106c中的金属材料的面积加权后的晶粒直径分布图。图15是实施例1涉及的本专利技术的贯通电极基板100的导通部106的电流初期区域106e中的金属材料的面积加权后的晶粒直径分布图。图16是实施例1涉及的本专利技术的贯通电极基板100的导通部106的电流后期区域106d中的金属材料的面积加权后的晶粒直径分布图。图17是表示基于电解电镀法的填充电镀的成长速度差异及膜厚的示意图。图18是表示第一实施方式涉及的本专利技术的贯通电极基板100的导通部106的电镀的膜厚d的测定位置的示意图。图19是用于说明在本专利技术涉及的贯通电极基板100上层叠有LSI芯片的半导体装置以及层叠有本专利技术涉及的贯通电极基板100的层叠型贯通电极基板300的截面图。图20是表示加速度处理电路的一例的图，该加速度处理电路用于处理由物理量传感器检测出的加速度的位移信号。图21是表示安装着传感器模块的便携式终端机的一例的图。具体实施方式下面，参照附图说明本专利技术涉及的贯通电极基板及其制造方法。然而，本专利技术的贯通电极基板能够通过多种不同的方式实现，并不能限定于以下所示的实施方式及实施例记载的内容进行解释。此外，在本实施方式和实施例所参照的附图中，对于同一部分或者具有相同功能的部分赋予相同的符号，省略其重复说明。1.贯通电极基板的结构图1是本实施方式涉及的本专利技术的贯通电极基板100的截面图。本实施方式中的本专利技术的贯通电极基板100具备贯通成为核心部的基板102的表面和背面的贯通孔104。在贯通孔104的内部形成有导通部106。基板102由硅等的半导体材料构成，利用后述的蚀刻、激光、喷砂等的方法形成有贯通孔104。基板102的厚度为例如10～800μm，但是并不限定于此。此外，在图1中，为本文档来自技高网...

【技术保护点】
一种贯通电极基板，其特征在于，包括：具有贯通表面和背面的贯通孔的基板；和被填充在所述贯通孔内的包含金属材料的导通部，所述导通部从所述导通部的一端侧向另一端侧去具有第一区域、第二区域和第三区域，所述第三区域至少包含晶粒直径为29μm以上的金属材料，所述第一区域、所述第二区域、所述第三区域的金属材料的面积加权后的平均晶粒直径满足以下关系：所述第一区域<所述第二区域<所述第三区域。

【技术特征摘要】
2008.10.16 JP 2008-267870;2009.08.25 JP 2009-194241.一种贯通电极基板，其特征在于，包括：具有贯通表面和背面的贯通孔的基板；和被填充在所述贯通孔内的包含金属材料的导通部，所述导通部从所述导通部的一端侧向另一端侧去具有作为直流电流区域的第一区域、作为直流-脉冲切换区域的第二区域和作为脉冲电流后期区域的第三区域，所述第三区域至少包含晶粒直径为29μm以上的金属材料，所述第一区域、所述第二区域、所述第三区域的金属材料的面积加权后的平均晶粒直径满足以下关系：所述第一区域<所述第二区域<所述第三区域。2.根据权利要求1所述的贯通...

【专利技术属性】
技术研发人员：前川慎志，铃木美雪，
申请(专利权)人：大日本印刷株式会社，
类型：发明
国别省市：日本;JP