制造半导体器件的方法和半导体器件技术

本发明专利技术公开了一种制造半导体器件的方法和半导体器件，所述方法包括步骤：形成沿着第一方向延伸的初始鳍式有源图案；形成覆盖初始鳍式有源图案的下部的器件隔离图案；形成沿着第二方向延伸并在初始鳍式有源图案上交叉的栅极结构；形成具有第一区和第二区的鳍式有源图案；利用选择性外延生长工艺在第二区上形成初始杂质掺杂图案；以及利用等离子体掺杂工艺通过注入杂质形成杂质掺杂图案，其中第一区的上表面处于第一水平，第二区的上表面处于低于第一水平的第二水平。

【技术实现步骤摘要】
制造半导体器件的方法和半导体器件相关申请的交叉引用本专利申请要求于2013年11月14日在韩国知识产权局(KIPO)提交的韩国专利申请No.10-2013-0138426的优先权，该申请的内容以引用方式全文并入本文中。
本专利技术构思一般性涉及一种制造半导体器件的方法和通过该方法制造的半导体器件，具体而言，涉及一种利用等离子体掺杂工艺制造半导体器件的方法和通过该方法制造的半导体器件。
技术介绍
现在，半导体器件因为它们具有许多有益特征而广泛用于电子工业中，所述有益特征诸如可以小型化、多功能性和低制造成本等。这些半导体器件包括存储器器件、逻辑器件和/或同时执行各种功能的混合器件。响应于对小型半导体器件的增长的需求，半导体器件的图案尺寸变得非常小。如果图案尺寸非常小，则应该减小用于制造这些半导体器件的加工裕量。因此，由于减小的加工裕量(诸如光刻工艺的曝光裕量)导致形成较小的图案变得非常困难。另外，对形成高速半导体器件的需求也增大了。因此，已进行各种研究以满足对形成小型半导体器件和高速半导体器件的需求。特定半导体器件包括鳍结构，诸如鳍式场效应晶体管(FinFET)。制造这些鳍结构的方法包括利用等离子体工艺的掺杂。例如，参见美国专利No.8,409,939、No.8,298,925和No.8,124,507,它们的每一个的全文以引用方式并入本文。
技术实现思路
本专利技术构思的一方面是提供了一种利用等离子体掺杂工艺制造半导体器件的方法以及通过该方法制造的半导体器件。该半导体器件可具有鳍式场效应晶体管(FinFET)。在一个示例实施例中，该方法可包括步骤：通过部分地蚀刻衬底形成初始鳍式有源图案，该初始鳍式有源图案沿着第一方向延伸；形成覆盖初始鳍式有源图案的下部的器件隔离图案；形成在初始鳍式有源图案上交叉的栅极结构，该栅极结构沿着第二方向延伸，并且初始鳍式有源图案具有未被栅极结构覆盖的暴露的上部；通过蚀刻初始鳍式有源图案的暴露的上部形成具有第一区和第二区的鳍式有源图案，第一区位于栅极结构下方，第二区位于栅极结构的两侧，其中第一区具有侧壁表面，第二区具有上表面；利用等离子体掺杂工艺在第一区的侧壁表面和第二区的上表面形成杂质掺杂区；以及利用选择性外延生长工艺在第二区上形成杂质掺杂图案，其中第一区的上表面处于第一水平，第二区的上表面处于低于第一水平的第二水平。该方法还可包括在等离子体掺杂工艺之后将衬底退火，并且其中杂质掺杂区在第一区的侧壁表面的厚度和在第二区的上表面的厚度实质上相等。杂质掺杂区沿着第一区的侧壁表面和沿着第二区的上表面可具有实质上均匀的厚度。将衬底退火的方法可包括：在第一温度对杂质掺杂区执行第一热处理；以及在高于第一温度的第二温度对杂质掺杂区执行第二热处理。第一热处理可包括选自快速热退火(RTA)、快速热氧化、等离子体退火和微波退火中的至少一种。第二热处理可包括选自尖峰RTA、闪光(flash)RTA和激光退火中的至少一个。等离子体掺杂工艺可包括：将杂质气体供应至衬底；形成等离子体，以将杂质气体中的杂质离子化；以及通过向衬底供应偏压将离子化的杂质注入第一区的侧壁和第二区的上表面中。杂质气体可包括硼(B)。杂质气体还可包括碳(C)。杂质掺杂图案可具有压应力。杂质气体可包括选自砷(As)和磷(P)中的至少一个。杂质掺杂图案可具有张应力。等离子体掺杂工艺还可包括将稀释气体供应至衬底。稀释气体可包括选自氩(Ar)、氖(Ne)、氦(He)、氢(H)、氪(Kr)和氙(Xe)中的至少一种元素。所述方法还可包括去除形成在第二区的上表面的杂质掺杂区。形成杂质掺杂图案的方法还可包括：在选择性外延生长工艺期间利用原位工艺将至少一种杂质供应至杂质掺杂图案。所述方法还可包括去除在等离子体掺杂工艺期间形成的副产物。所述方法还可包括在等离子体掺杂工艺之后在杂质掺杂区上形成钝化层。形成钝化层的方法可包括将氧等离子体供应至杂质掺杂区。所述方法还可包括在等离子体掺杂工艺之后执行敲入(knock-in)工艺。可利用选自氩(Ar)、氖(Ne)、氦(He)、氢(H)、氪(Kr)和氙(Xe)中的至少一个执行敲入工艺。形成栅极结构的方法可包括：在初始鳍式有源图案上依次形成介电层和材料层；在材料层上形成沿着第二方向延伸的掩模图案；通过利用掩模图案作为蚀刻掩模对材料层和介电层进行蚀刻来形成线图案和介电层图案；以及在线图案和介电层图案的侧壁上形成间隔件。所述方法还可包括：通过去除栅极结构的一部分形成沟槽，以暴露器件隔离图案的一部分和鳍式有源图案的第一区；在暴露在沟槽中的器件隔离图案和第一区上共形地形成介电层图案；以及在介电层图案上形成填充沟槽的栅电极。在另一示例实施例中，一种制造半导体器件的方法包括步骤：制备衬底；在衬底上形成鳍式有源图案，鳍式有源图案沿着第一方向延伸，并具有第一部分和第二部分，其中第一部分从第二部分向上延伸并具有侧壁表面，并且第一部分的上表面处于第一水平，第二部分的上表面处于低于第一水平的第二水平；形成覆盖鳍式有源图案的下部的器件隔离图案；形成在鳍式有源图案上交叉的栅极结构，栅极结构沿着垂直于第一方向的第二方向延伸，其中第一部分位于栅极结构下方，第二部分位于栅极结构的两侧；以及利用等离子体掺杂工艺在第一部分的侧壁表面和第二部分的上表面形成杂质掺杂区。杂质掺杂区沿着第一区的侧壁表面的厚度和沿着第二区的上表面的厚度可实质上相等且均匀。该方法还可包括利用选择性外延生长工艺在第二区上形成杂质掺杂图案。在一个实施例中，杂质掺杂图案的各个杂质掺杂带的宽度实质上均匀。等离子体掺杂工艺还可包括：将杂质气体供应至衬底；形成等离子体，以将杂质气体中的杂质离子化；以及通过将偏压供应至衬底将离子化的杂质注入第一区的侧壁和第二区的上表面中。形成栅极结构的步骤还可包括：在初始鳍式有源图案上依次形成介电层和材料层；在材料层上形成沿着第二方向延伸的掩模图案；通过利用掩模图案作为蚀刻掩模对材料层和介电层进行蚀刻来形成线图案和介电层图案；以及在线图案和介电层图案的侧壁上形成间隔件。在本专利技术构思的另一示例实施例中，一种制造半导体器件的方法可包括步骤：通过部分地蚀刻衬底形成初始鳍式有源图案，该初始鳍式有源图案沿着第一方向延伸；形成覆盖初始鳍式有源图案的下部的器件隔离图案；形成在初始鳍式有源图案上交叉的图案结构，该图案结构沿着第二方向延伸，并且初始鳍式有源图案具有未被图案结构覆盖的暴露的上部；通过蚀刻初始鳍式有源图案的暴露的上部形成具有第一区和第二区的鳍式有源图案，第一区位于图案结构下方并具有上表面，第二区位于图案结构的两侧并具有上表面；利用选择性外延生长工艺在第二区上形成初始杂质掺杂图案；以及通过利用等离子体掺杂工艺注入杂质从初始杂质掺杂图案形成杂质掺杂图案，其中第一区的上表面处于第一水平，第二区的上表面处于低于第一水平的第二水平。所述方法还可包括在等离子体掺杂工艺之后将杂质掺杂图案退火。将杂质掺杂图案退火的方法可包括选自尖峰RTA、闪光RTA和激光退火中的至少一种。所述方法还可包括执行离子束掺杂工艺，以将杂质注入杂质掺杂图案中。在本专利技术构思的另一示例实施例中，一种半导体器件，可包括：鳍式有源图案，其从衬底突出并沿着第一方向延伸，该鳍式有源图案包括具有第一竖直厚度并具有侧壁的本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，所述方法包括步骤：通过部分地蚀刻衬底形成初始鳍式有源图案，所述初始鳍式有源图案沿着第一方向延伸；形成覆盖所述初始鳍式有源图案的下部的器件隔离图案；形成在所述初始鳍式有源图案上交叉的栅极结构，所述栅极结构沿着第二方向延伸，并且所述初始鳍式有源图案具有未被所述栅极结构覆盖的暴露的上部；通过蚀刻所述初始鳍式有源图案的暴露的上部形成具有第一区和第二区的鳍式有源图案，所述第一区位于所述栅极结构下方，所述第二区位于所述栅极结构的两侧，其中所述第一区具有侧壁表面，所述第二区具有上表面；利用等离子体掺杂工艺在所述第一区的侧壁表面和所述第二区的上表面形成杂质掺杂区；以及利用选择性外延生长工艺在所述第二区上形成杂质掺杂图案，其中所述第一区的上表面处于第一水平，所述第二区的上表面处于低于所述第一水平的第二水平。

【技术特征摘要】
2013.11.14 KR 10-2013-01384261.一种制造半导体器件的方法，所述方法包括步骤：通过部分地蚀刻衬底形成初始鳍式有源图案，所述初始鳍式有源图案沿着第一方向延伸；形成覆盖所述初始鳍式有源图案的下部的器件隔离图案；形成在所述初始鳍式有源图案上交叉的栅极结构，所述栅极结构沿着第二方向延伸，并且所述初始鳍式有源图案具有未被所述栅极结构覆盖的暴露的上部；通过蚀刻所述初始鳍式有源图案的暴露的上部形成具有第一区和第二区的鳍式有源图案，所述第一区位于所述栅极结构下方，所述第二区位于所述栅极结构的两侧，其中所述第一区具有侧壁表面，所述第二区具有上表面；利用等离子体掺杂工艺在所述第一区的侧壁表面和所述第二区的上表面形成杂质掺杂区；以及利用选择性外延生长工艺在所述第二区上形成杂质掺杂图案，其中所述第一区的上表面处于第一水平，所述第二区的上表面处于低于所述第一水平的第二水平。2.根据权利要求1所述的方法，还包括步骤：在等离子体掺杂工艺之后将所述衬底退火，并且其中，所述杂质掺杂区在所述第一区的侧壁表面的厚度和在所述第二区的上表面的厚度实质上相等。3.根据权利要求2所述的方法，其中，所述杂质掺杂区沿着所述第一区的侧壁表面和沿着所述第二区的上表面具有实质上均匀的厚度。4.根据权利要求2所述的方法，其中，将所述衬底退火的步骤包括：在第一温度对所述杂质掺杂区执行第一热处理；以及在高于所述第一温度的第二温度对所述杂质掺杂区执行第二热处理。5.根据权利要求1所述的方法，其中，等离子体掺杂工艺包括步骤：将杂质气体供应至所述衬底；形成等离子体，以将所述杂质气体中的杂质离子化；以及通过向所述衬底供应偏压将离子化的杂质注入所述第一区的侧壁和所述第二区的上表面中。6.根据权利要求5所述的方法，其中，所述杂质气体包括硼(B)。7.根据权利要求6所述的方法，其中，所述杂质气体还包括碳(C)。8.根据权利要求6所述的方法，其中，所述杂质掺杂图案具有压应力。9.根据权利要求5所述的方法，其中，所述杂质气体包括选自砷(As)和磷(P)中的至少一个。10.根据权利要求9所述的方法，其中，所述杂质掺杂图案具有张应力。11.根据权利要求5所述的方法，其中，等离子体掺杂工艺还包括步骤：将稀释气体供应至所述衬底。12.根据权利要求1所述的方法，还包括步骤：去除在所述第二区的上表面形成的杂质掺杂区。13.根据权利要求1所述的方法，其中，形成所述杂质掺杂图案的步骤还包括：在选择性外延生长工艺期间利用原位工艺将至少一种杂质供应至所述杂质掺杂图案。14.根据权利要求12所述的方法，还包括步骤：去除在等离子体掺杂工艺期间形成的副产物。15.根据权利要求1所述的方法，还包括步骤：在等离子体掺杂工艺之后在所述杂质掺杂区上形成钝...

【专利技术属性】
技术研发人员：崔庆寅，崔成贤，卓容奭，具本荣，韩在钟，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR