一种半导体器件及其制造方法和电子装置制造方法及图纸

本发明专利技术提供一种半导体器件及其制造方法和电子装置，涉及半导体存储技术领域。本发明专利技术的半导体器件的制造方法，通过控制轻掺杂源漏离子注入的区域使得在半导体器件的每个存储单元中的传输门晶体管与一部分下拉晶体管具有不同的轻掺杂浓度，因而可以得到不同的器件比率。本发明专利技术的半导体器件，采用上述半导体器件的制造方法制备，每个存储单元中传输门晶体管和一部分下拉晶体管具有不同的轻掺杂浓度，因而具有不同的器件比率。本发明专利技术的电子装置，使用了上述半导体器件，同样具有上述优点。

【技术实现步骤摘要】
一种半导体器件及其制造方法和电子装置
本专利技术涉及半导体存储
，具体而言涉及一种半导体器件及其制造方法和电子装置。
技术介绍
在半导体存储
中，随着微电子技术的不断发展，存储器呈现出高集成度、快速、低功耗的发展趋势。相比于动态随机存取存取器（DRAM），静态随机存取存储器（SRAM）不需要刷新电路即能保存内部存储的数据，而且，不像DRAM那样需要每隔一段时间固定刷新充电来保持内部数据，因此，SRAM近年来存储领域中得到了广泛的应用。随着鳍型场效应晶体管（FinFET，简称“鳍型晶体管”）被应用到逻辑器件中，SRAM开始使用鳍型结构（Fin）定义存储单元（bitcell）。然而，对于使用鳍型场效应晶体管的SRAM器件（简称“鳍型场效应晶体管SRAM器件”），由于鳍型结构（Fin）的宽度是固定的，再如传统的平面型SRAM器件（指使用平面型晶体管而非鳍型晶体管的器件）一样，通过有源区的宽度来定义SRAM的比率（ratio）将是非常不方便的。对于鳍型场效应晶体管SRAM器件，由于有效宽度是固定的，只能通过改变关键尺寸（CD）的方式调整SRAM的比率（ratio）。然而，那样会导致与平面型SRAM器件相比，工艺窗口变小。可见，对于鳍型场效应晶体管SRAM器件而言，如何增大工艺窗口，是对工艺调整的一个挑战。因此，为解决上述问题，本专利技术提出一种新的SRAM器件及其制造方法。
技术实现思路
针对现有技术的不足，本专利技术提供一种半导体器件及其制造方法和电子装置。本专利技术实施例一提供一种半导体器件的制造方法，包括如下步骤：步骤S101：提供包括多个存储单元的前端器件，所述存储单元包括至少两个上拉晶体管、至少两个下拉晶体管以及至少两个传输门晶体管，其中，所述上拉晶体管、所述下拉晶体管和所述传输门晶体管均包括栅极和栅极侧壁；步骤S102：对每个所述存储单元中的所述至少两个下拉晶体管和所述至少两个传输门晶体管进行第一轻掺杂源漏离子注入；步骤S103：对每个所述存储单元中的所述至少两个下拉晶体管中的一部分晶体管进行第二轻掺杂源漏离子注入。其中，在一种具体实施方案中，所述步骤S102包括：形成覆盖每个所述存储单元中的所述至少两个上拉晶体管的第一掩膜，以第一倾角对每个所述存储单元中的所述至少两个下拉晶体管和所述至少两个传输门晶体管进行所述第一轻掺杂源漏离子注入；所述步骤S103包括：以第二倾角对每个所述存储单元中的所述至少两个下拉晶体管中的一部分晶体管进行所述第二轻掺杂源漏离子注入；其中，所述第一倾角和所述第二倾角是指离子注入方向与垂直于所述前端器件的上表面的方向的夹角，并且所述第一倾角小于所述第二倾角。其中，在所述步骤S103中，通过所述第一掩膜的阴影效应使得临近所述第一掩膜的所述下拉晶体管免于被进行所述第二轻掺杂源漏离子注入。其中，在所述步骤S102中，所述第一掩膜为图形化的光刻胶。其中，在另一种具体实施方案中，所述步骤S102包括：形成覆盖每个所述存储单元中的所述至少两个上拉晶体管的第二掩膜，对每个所述存储单元中的所述至少两个下拉晶体管和所述至少两个传输门晶体管进行所述第一轻掺杂源漏离子注入；所述步骤S103包括：去除所述第二掩膜，形成覆盖每个所述存储单元中的所述至少两个上拉晶体管和一部分所述下拉晶体管的第三掩膜，对每个所述存储单元中未被所述第三掩膜覆盖的所述下拉晶体管进行所述第二轻掺杂源漏离子注入。其中，所述第二掩膜和所述第三掩膜均为图形化的光刻胶。其中，所述存储单元包括两个上拉晶体管、四个下拉晶体管和两个传输门晶体管，在所述步骤S103中所述一部分晶体管为2个。其中，在所述步骤S101和所述步骤S102之间还包括步骤S1012：对每个所述存储单元中的所述至少两个上拉晶体管、所述至少两个下拉晶体管以及所述至少两个传输门晶体管进行轻掺杂源漏离子注入。其中，在所述步骤S101中，所述上拉晶体管、所述下拉晶体管和所述传输门晶体管具有鳍型结构。其中，所述半导体器件为静态随机存取存储器。本专利技术实施例二提供一种半导体器件，其中，所述半导体器件包括多个存储单元，所述存储单元包括至少两个上拉晶体管、至少两个下拉晶体管以及至少两个传输门晶体管，其中，在每个所述存储单元中，所述至少两个下拉晶体管中的一部分下拉晶体管与所述传输门晶体管具有不同的轻掺杂浓度。其中，所述存储单元包括两个上拉晶体管、四个下拉晶体管和两个传输门晶体管；并且，所述四个下拉晶体管中的两个与另外两个具有不同的轻掺杂浓度。其中，所述上拉晶体管、所述下拉晶体管和所述传输门晶体管为鳍型场效应晶体管。其中，所述半导体器件为静态随机存取存储器。本专利技术实施例三提供一种电子装置，其包括上述的半导体器件。本专利技术的半导体器件的制造方法，通过控制轻掺杂源漏离子注入的区域使得在半导体器件（特别是鳍型场效应晶体管SRAM器件）的每个存储单元中传输门晶体管与一部分下拉晶体管具有不同的轻掺杂浓度，因而可以得到不同的器件比率。本专利技术的半导体器件，可以采用上述半导体器件的制造方法制备，每个存储单元中传输门晶体管和一部分下拉晶体管具有不同的轻掺杂浓度，因而具有不同的器件比率。本专利技术的电子装置，使用了上述半导体器件，同样具有上述优点。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1为本专利技术实施例一的一种半导体器件的制造方法的一种典型流程图；图2A-2D为本专利技术实施例一的一种半导体器件的制造方法的一种具体实现方法的各步骤形成的图形的示意图；图3A-3E为本专利技术实施例一的一种半导体器件的制造方法的另一种具体实现方法的各步骤形成的图形的示意图；图4为本专利技术实施例一的一种半导体器件的制造方法的一种具体实现方法的示意性流程图；图5为本专利技术实施例一的一种半导体器件的制造方法的另一种具体实现方法的示意性流程图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于，所述方法包括：步骤S101：提供包括多个存储单元的前端器件，所述存储单元包括至少两个上拉晶体管、至少两个下拉晶体管以及至少两个传输门晶体管，其中，所述上拉晶体管、所述下拉晶体管和所述传输门晶体管均包括栅极和栅极侧壁；步骤S102：对每个所述存储单元中的所述至少两个下拉晶体管和所述至少两个传输门晶体管进行第一轻掺杂源漏离子注入；步骤S103：对每个所述存储单元中的所述至少两个下拉晶体管中的一部分晶体管进行第二轻掺杂源漏离子注入。

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，所述方法包括：步骤S101：提供包括多个存储单元的前端器件，所述存储单元包括至少两个上拉晶体管、至少两个下拉晶体管以及至少两个传输门晶体管，其中，所述上拉晶体管、所述下拉晶体管和所述传输门晶体管均包括栅极和栅极侧壁；步骤S102：对每个所述存储单元中的所述至少两个下拉晶体管和所述至少两个传输门晶体管进行第一轻掺杂源漏离子注入；步骤S103：对每个所述存储单元中的所述至少两个下拉晶体管中的一部分晶体管进行第二轻掺杂源漏离子注入，使所述至少两个下拉晶体管中的一部分下拉晶体管与另一部分下拉晶体管具有不同的轻掺杂浓度。2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述步骤S102包括：形成覆盖每个所述存储单元中的所述至少两个上拉晶体管的第一掩膜，以第一倾角对每个所述存储单元中的所述至少两个下拉晶体管和所述至少两个传输门晶体管进行所述第一轻掺杂源漏离子注入；所述步骤S103包括：以第二倾角对每个所述存储单元中的所述至少两个下拉晶体管中的一部分晶体管进行所述第二轻掺杂源漏离子注入；其中，所述第一倾角和所述第二倾角是指离子注入方向与垂直于所述前端器件的上表面的方向的夹角，并且所述第一倾角小于所述第二倾角。3.如权利要求2所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，通过所述第一掩膜的阴影效应使得临近所述第一掩膜的所述下拉晶体管免于被进行所述第二轻掺杂源漏离子注入。4.如权利要求2所述的半导体器件的制造方法，其特征在于，在所述步骤S102中，所述第一掩膜为图形化的光刻胶。5.如权利要求1所述的半导体器件的制造方法，其特征在于，所述步骤S102包括：形成覆盖每个所述存储单元中的所述至少两个上拉晶体管的第二掩膜，对每个所述存储单元中的所述至少两个下拉晶体管和所述至少两个传输门晶体管进行所述第一轻掺杂源漏离子注入；所述步骤S103包括：去除所述第二掩膜，形成覆盖每个所述存储单元中的所述至少两个上...

【专利技术属性】
技术研发人员：谢欣云，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31