静态存储单元及其形成方法技术

一种静态存储单元及其形成方法，其中，静态存储单元的形成方法包括：提供包括第一区域和第二区域的半导体衬底，其中第一区域用于形成下拉晶体管，第二区域用于形成上拉晶体管；形成位于半导体衬底表面的掩膜层，掩膜层具有位于第一区域的第一开口和位于第二区域的第二开口，且第一开口的宽度小于第二开口的宽度；形成位于第一开口和第二开口侧壁的侧墙，所述侧墙的厚度小于第二开口宽度的1/2，大于等于第一开口宽度的1/3，并去除掩膜层；以侧墙为掩膜刻蚀半导体衬底，形成位于第一区域的第一鳍部和位于第二区域的第二鳍部，第一鳍部的特征宽度大于第二鳍部的特征宽度。形成的静态存储单元的性能稳定，后续形成的SRAM存储器的形成稳定。

【技术实现步骤摘要】
静态存储单元及其形成方法
本专利技术涉及半导体制造
，尤其涉及一种静态存储单元及其形成方法。
技术介绍
静态随机存储器（StaticRandomAccessMemory，SRAM）作为存储器中的一员，具有高速度、低功耗与标准工艺相兼容等优点，广泛应用于电脑、个人通信、消费电子产品（智能卡、数码相机、多媒体播放器）等领域。图1为现有6T结构的SRAM存储器的存储单元的电路结构示意图，所述存储单元包括：第一PMOS晶体管P1、第二PMOS晶体管P2、第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3以及第四NMOS晶体管N4。所述第一PMOS晶体管P1、第二PMOS晶体管P2、第一NMOS晶体管N1、第二NMOS晶体管N2形成双稳态电路，所述双稳态电路形成一个锁存器用于锁存数据信息。所述第一PMOS晶体管P1和第二PMOS晶体管P2为上拉晶体管；所述第一NMOS晶体管N1和第二NMOS晶体管N2为下拉晶体管。第三NMOS晶体管N3和第四NMOS晶体管N4为传输晶体管。第一PMOS晶体管P1的栅极、第一NMOS晶体管N1的栅极、第二PMOS晶体管P2的漏极、第二NMOS晶体管N2的漏极、第四NMOS晶体管N4的源极电连接，形成第一存储节点11；第二PMOS晶体管P2的栅极、第二NMOS晶体管N2的栅极、第一PMOS晶体管P1的漏极、第一NMOS晶体管N1的漏极、第三NMOS晶体管N3的源极电连接，形成第二存储节点12。第三NMOS晶体管N3和第四NMOS晶体管N4的栅极与字线WL电连接；第三NMOS晶体管N3的漏极与第一位线BL电连接，第四NMOS晶体管N4的漏极与第二位线（互补位线）BLB电连接；第一PMOS晶体管P1的源极和第二PMOS晶体管P2的源极与电源线Vdd电连接；第一NMOS晶体管N1的源极和第二NMOS晶体管N2的源极与地线Vss电连接。在对所述SRAM存储器进行读操作时，会有电流从高电平的第一位线BL、第二位线BLB流向低电平的第一存储节点11或第二存储节点12；在对所述SRAM存储器进行写操作时，会有电流从高电平的第一存储节点11或第二存储节点12流向低电平的第一位线BL或第二位线BLB。然而，随着工艺节点的进一步减小，现有技术形成的SRAM存储器的性能不够稳定。更多关于SRAM存储器的形成方法，请参考公开号为“US20050073060A1”的美国专利。
技术实现思路
本专利技术解决的问题是提供一种静态存储单元，具有所述静态存储单元的SRAM存储器的性能稳定。为解决上述问题，本专利技术提供一种静态存储单元的形成方法，包括：提供半导体衬底，所述半导体衬底包括第一区域和与之相邻的第二区域，其中所述第一区域用于形成下拉晶体管，所述第二区域用于形成上拉晶体管；形成位于所述半导体衬底表面的掩膜层，所述掩膜层具有位于第一区域的第一开口和位于第二区域的第二开口，且所述第一开口的宽度小于第二开口的宽度；形成位于第一开口和第二开口侧壁的侧墙，所述侧墙的厚度小于第二开口宽度的1/2，大于等于第一开口宽度的1/3，并去除所述掩膜层；以所述侧墙为掩膜，刻蚀所述半导体衬底，形成位于第一区域的第一鳍部和位于第二区域的第二鳍部，所述第一鳍部的特征宽度大于所述第二鳍部的特征宽度。可选地，所述第一鳍部的剖面形状为“M”形、“凹”形或上底边边长小于等于下底边边长的梯形。可选地，所述第一开口的宽度比第二开口的宽度小0纳米-32纳米。可选地，所述第一开口的宽度为8纳米-24纳米，所述第二开口的宽度为32纳米-48纳米，所述侧墙的厚度为6纳米-8纳米。可选地，刻蚀所述半导体衬底，形成第一鳍部和第二鳍部的工艺为干法刻蚀工艺。可选地，所述干法刻蚀工艺采用的刻蚀气体包括：SF6、CF4或CF3。可选地，所述干法刻蚀工艺采用的刻蚀气体还包括HBr和He。可选地，当刻蚀气体为HBr、SF6和He时，刻蚀所述外延本征层的工艺参数范围为：刻蚀功率为1100瓦-1250瓦，偏置功率为200瓦-220瓦，刻蚀压强为10毫托-20毫托。可选地，所述第一鳍部和第二鳍部侧壁与半导体衬底表面间的夹角为80度-85度。可选地，所述第一鳍部和第二鳍部在同一工艺步骤中形成。可选地，所述半导体衬底包括基底和位于基底表面的外延本征层，所述第一鳍部和第二鳍部由外延本征层刻蚀后形成。可选地，还包括：在刻蚀所述半导体衬底前，向所述外延本征层内掺杂。可选地，所述侧墙的形成步骤包括：采用化学气相沉积工艺形成覆盖所述掩膜层表面、第一开口侧壁和底部、以及第二开口侧壁和底部的侧墙薄膜；去除所述掩膜层表面的侧墙薄膜。可选地，所述侧墙的材料为氧化硅、氮化硅或氮化硅。可选地，所述掩膜层的材料为光阻材料或无定形碳。可选地，还包括：形成第一鳍部和第二鳍部后，去除所述侧墙，形成包括单个的第一鳍部的下拉晶体管，形成包括单个的第二鳍部的上拉晶体管。相应的，专利技术人还提供了一种采用上述形成方法形成的静态存储单元，包括：由第一鳍式晶体管构成的下拉晶体管，所述第一鳍式晶体管具有单个的第一鳍部；由第二鳍式晶体管构成的上拉晶体管，所述第二鳍式晶体管具有单个的第二鳍部，其中，所述第一鳍部的特征宽度大于第一鳍部的特征宽度。可选地，所述第一鳍部的剖面形状为“M”形、“凹”形或上底边边长小于等于下底边边长的梯形。可选地，所述第一鳍部和第二鳍部内具有掺杂。可选地，所述第一鳍部和第二鳍部侧壁与半导体衬底表面间的夹角为80度-85度。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术实施例的静态存储单元的形成方法，由于形成的掩膜层中第一开口的宽度小于第二开口的宽度，并且后续形成的侧墙的厚度小于第二开口宽度的1/2，大于等于第一开口宽度的1/3，后续以第二开口内的侧墙为掩膜，刻蚀半导体衬底可形成两个独立的第二鳍部，而以第一开口内的侧墙为掩膜，刻蚀半导体衬底只可形成单个的第一鳍部，所述第一鳍部的特征宽度大于所述第二鳍部的特征宽度，并且形成工艺简单，形成的第一鳍部和第二鳍部的质量好。因此，后续形成的下拉晶体管和上拉晶体管的性能稳定，并且第一区域内形成的下拉晶体管的驱动电流大，后续形成的SRAM存储器的性能稳定。进一步的，所述第一鳍部和第二鳍部侧壁与半导体衬底表面间的夹角为80度-85度，形成的第一鳍部和第二鳍部的侧壁表面光滑，无需额外进行湿法刻蚀的步骤，有效节省了工艺，更进一步提高了下拉晶体管和上拉晶体管的性能，有助于形成性能更稳定的SRAM存储器。本专利技术实施例的静态存储单元，第一鳍式晶体管具有单个的第一鳍部，第二鳍式晶体管具有单个的第二鳍部，其中，所述第一鳍部的特征宽度大于第二鳍部的特征宽度。由第一鳍式晶体管构成的下拉晶体管，其驱动电流大，性能稳定。因此，采用本专利技术实施例的晶体存储单元形成的SRAM存储器的性能稳定。附图说明图1是现有技术的SRAM存储器的存储单元的电路结构示意图。图2-图5是现有技术的晶体管的鳍部的形成过程的剖面结构示意图；图6-图15本专利技术实施例的静态存储单元的形成过程的剖面结构示意图。具体实施方式正如
技术介绍
所述，现有技术形成的SRAM存储器的性能不够稳定。经过进一步研究，专利技术人发现，在SRAM存储器的存储单元中，相对于上拉晶体管，下拉晶体管通常需要更大的驱动电流。现有技术形本文档来自技高网...

【技术保护点】
一种静态存储单元的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底包括第一区域和与之相邻的第二区域，其中所述第一区域用于形成下拉晶体管，所述第二区域用于形成上拉晶体管；形成位于所述半导体衬底表面的掩膜层，所述掩膜层具有位于第一区域的第一开口和位于第二区域的第二开口，且所述第一开口的宽度小于第二开口的宽度；形成位于第一开口和第二开口侧壁的侧墙，所述侧墙的厚度小于第二开口宽度的1/2，大于等于第一开口宽度的1/3，并去除所述掩膜层；以所述侧墙为掩膜，刻蚀所述半导体衬底，形成位于第一区域的第一鳍部和位于第二区域的第二鳍部，所述第一鳍部的特征宽度大于所述第二鳍部的特征宽度。

【技术特征摘要】
1.一种静态存储单元的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底包括第一区域和与之相邻的第二区域，其中所述第一区域用于形成下拉晶体管，所述第二区域用于形成上拉晶体管；形成位于所述半导体衬底表面的掩膜层，所述掩膜层具有位于第一区域的第一开口和位于第二区域的第二开口，且所述第一开口的宽度小于第二开口的宽度；形成位于第一开口和第二开口侧壁的侧墙，所述侧墙的厚度小于第二开口宽度的1/2，大于等于第一开口宽度的1/3且小于第一开口宽度的1/2，并去除所述掩膜层；以所述侧墙为掩膜，刻蚀所述半导体衬底，形成位于第一区域的第一鳍部和位于第二区域的第二鳍部，所述第一鳍部的特征宽度大于所述第二鳍部的特征宽度。2.如权利要求1所述的静态存储单元的形成方法，其特征在于，所述第一鳍部的剖面形状为“M”形或“凹”形。3.如权利要求1所述的静态存储单元的形成方法，其特征在于，所述第一开口的宽度比第二开口的宽度小0纳米-32纳米。4.如权利要求3所述的静态存储单元的形成方法，其特征在于，所述第一开口的宽度为8纳米-24纳米，所述第二开口的宽度为32纳米-48纳米，所述侧墙的厚度为6纳米-8纳米。5.如权利要求1所述的静态存储单元的形成方法，其特征在于，刻蚀所述半导体衬底，形成第一鳍部和第二鳍部的工艺为干法刻蚀工艺。6.如权利要求5所述的静态存储单元的形成方法，其特征在于，所述干法刻蚀工艺采用的刻蚀气体包括：SF6、CF4或CF3。7.如权利要求6所述的静态存储单元的形成方法，其特征在于，所述干法刻蚀工艺采用的刻蚀气体还包括HBr和He。8.如权利要求5所述的静态存储单元的形成方法，其特征在于，所述半导体衬底包括基底和位于基底表面的外延本征层，所述第一鳍部和第二鳍部由外延本征层刻蚀后形成，当刻蚀气体为HBr、SF6和He时，刻蚀所述外延本征层的工艺参数范围为：刻蚀功率为1100瓦-1250瓦，偏置功率为200瓦-220瓦，刻蚀压强为10毫...

【专利技术属性】
技术研发人员：三重野文健，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31