提高静态随机存储器之写入冗余度的方法技术

一种提高静态随机存储器之写入冗余度的方法，包括：步骤S1：在多晶硅栅刻蚀工艺前，对控制晶体管之NMOS器件的栅极和下拉晶体管之NMOS器件的栅极进行五族元素预注入；步骤S2：对上拉晶体管之PMOS器件的栅极进行五族元素预注入。本发明专利技术通过对NMOS器件的栅极进行五族元素预注入，以调节CMOS器件阈值电压和所述开启电流；对上拉晶体管之PMOS器件的栅极进行五族元素预注入，使得上拉晶体管之多晶硅栅的相对掺杂浓度降低，从而增大多晶硅栅的寄生电阻以及多晶硅栅耗尽现象，导致上拉晶体管的开启电流减小，进而在静态随机存储器写入过程中，增大上拉晶体管的等效电阻，降低第二节点的电位，提高静态随机存储器的写入冗余度。

【技术实现步骤摘要】

本专利技术涉及半导体
，尤其涉及一种。
技术介绍
静态随机存储器(Static Random Access Memory, SRAM)作为半导体存储器中的一类重要产品，在计算机、通信、多媒体等高速数据交换系统中得到了广泛的应用。通常地，所述90nm以下的静态随机存储器之版图包括有源区、多晶硅栅，以及接触孔三个层次，并在所述版图区域上分别形成控制管，所述控制管为NMOS器件；下拉管(Pull Down MOS)，所述下拉管为NMOS器件；上拉管(PulI Up MOS)，所述上拉管为PMOS器件。但是，在现有静态随机存储器中，所述上拉晶体管之等效电阻较小，进而导致所述静态随机存储器的写入冗余度(Write Margin)较小。寻求一种增大所述上拉晶体管之等效电阻，以提高所述静态随机存储器之写入冗余度的方法已成为本领域亟待解决的问题之一。故针对现有技术存在的问题，本案设计人凭借从事此行业多年的经验，积极研究改良，于是有了本专利技术一种。
技术实现思路
本专利技术是针对现有技术中，所述传统的静态随机存储器之上拉晶体管的等效电阻较小，进而导致所述静态随机存储器的写入冗余度(Write Margin)较小等缺陷提供一种。为实现本专利技术之目的，本专利技术提供一种，所述方法包括:执行步骤S1:在多晶硅栅刻蚀工艺前，对所述控制晶体管之NMOS器件的栅极和所述下拉晶体管之NMOS器件的栅极进行五族元素预注入；执行步骤S2:对所述上拉晶体管之PMOS器件的栅极进行五族元素预注入。可选地，所述方法应用于45nm以下工艺。可选地，对所述控制晶体管之NMOS器件的栅极和所述下拉晶体管之NMOS器件的栅极进行五族元素预注入，以达到调节所述CMOS器件阈值电压(Vt)和所述开启电流(Im)之目的。可选地，对所述上拉晶体管之PMOS器件的栅极进行五族元素预注入，使得所述上拉晶体管之多晶硅栅的相对掺杂浓度降低，从而增大所述多晶硅栅的寄生电阻以及多晶硅栅耗尽现象，导致所述上拉晶体管的开启电流减小，在所述静态随机存储器写入过程中，增大了所述上拉晶体管的等效电阻，降低了所述第二节点的电位，从而提高所述静态随机存储器的写入冗余度。可选地，在制备所述控制晶体管之NMOS器件和所述下拉晶体管之NMOS器件之多晶硅栅预注入光刻版时，使得所述上拉晶体管所在区域被打开，在对NMOS器件的栅极进行五族元素预注入的同时，完成对所述PMOS器件之栅极进行五族元素预注入。综上所述，本专利技术通过在多晶硅栅刻蚀工艺前，对所述控制晶体管之NMOS器件的栅极和所述下拉晶体管之NMOS器件的栅极进行五族元素预注入，以达到调节所述CMOS器件阈值电压(Vt)和所述开启电流(Im)之目的；对所述上拉晶体管之PMOS器件的栅极进行五族元素预注入，使得所述上拉晶体管之多晶硅栅的相对掺杂浓度降低，从而增大所述多晶硅栅的寄生电阻以及多晶硅栅耗尽现象，导致所述上拉晶体管的开启电流减小，进而在所述静态随机存储器写入过程中，增大了所述上拉晶体管的等效电阻，降低了所述第二节点的电位，提高所述静态随机存储器的写入冗余度。【附图说明】图1所示为本专利技术静态随机存储器之写入等效电路示意图；图2所示为本专利技术提高静态随机存储器写入冗余度的方法之流程图；图3 (a)?图3 (b)所示为本专利技术上拉晶体管开启电流降低前后的模拟结果对比图。【具体实施方式】为详细说明本专利技术创造的
技术实现思路
、构造特征、所达成目的及功效，下面将结合实施例并配合附图予以详细说明。请参阅图1，图1所示为本专利技术静态随机存储器之写入等效电路示意图。写入冗余度(Write Margin)是衡量所述静态随机存储器单元写入性能的重要参数。在所述静态随机存储器之写入等效电路中，假定所述第一节点I存储数据为低电位(即存储数据为“0”)，所述第二节点2存储数据为高电位(即存储数据为“1”)，非限制性的列举，例如向所述第一节点I写入高电位，向所述第二节点2写入低电位,在写入动作前,所述第一位线3会被预充至高电位，所述第二位线4会被预充至低电位；在写入开始时，所述字线5打开，由于所述第一节点I初始存储的数据为低电位，故在所述初始状态时，所述上拉晶体管6打开，所述下拉晶体管7关闭。在所述静态随机存储器写入过程中，由于所述上拉晶体管6和所述控制晶体管8均打开，则所述第二节点2的电位不再是高电位“1”，而处于另一中间电位。作为本领域技术人员，容易理解地，所述中间电位由所述上拉晶体管6和所述控制晶体管8的等效电阻决定。为了完成写入动作，所述第二节点2的中间电位必须小于一定数值，即，所述控制晶体管8和所述上拉晶体管6的等效电阻必须小于一定数值。明显地，所述中间电位越低，则所述静态随机存储器之写入冗余度就越大。故，通过增大所述上拉晶体管6之等效电阻，即可降低所述第二节点2的中间电位，进而提高所述静态随机存储器之写入冗余度。请参阅图2，并结合参阅图1，图2所示为本专利技术提高静态随机存储器写入冗余度的方法之流程图。非限制性的列举，例如在所述45nm以下工艺中，所述提高静态随机存储器写入冗余度的方法包括:执行步骤S1:在多晶硅栅刻蚀工艺前，对所述控制晶体管之NMOS器件的栅极和所述下拉晶体管之NMOS器件的栅极进行五族元素预注入；执行步骤S2:对所述上拉晶体管之PMOS器件的栅极进行五族元素预注入。作为本领域技术人员，容易理解地，在本专利技术中，对所述控制晶体管之NMOS器件的栅极和所述下拉晶体管之NMOS器件的栅极进行五族元素预注入，以达到调节所述CMOS器件阈值电压(Vt)和所述开启电流(Im)之目的；对所述上拉晶体管之PMOS器件的栅极进行五族元素预注入，使得所述上拉晶体管之多晶硅栅的相对掺杂浓度降低，从而增大所述多晶硅栅的寄生电阻以及多晶硅栅耗尽现象，导致所述上拉晶体管的开启电流减小。故，在所述静态随机存储器写入过程中，增大了所述上拉晶体管的等效电阻，降低了所述第二节点8的电位，从而提高所述静态随机存储器的写入冗余度。作为本专利技术的【具体实施方式】，为了对所述控制晶体管之NMOS器件的栅极和所述下拉晶体管之NMOS器件的栅极进行五族元素预注入，以及对所述下拉晶体管之PMOS器件的栅极进行五族元素预注入，优选地，在制备所述NMOS之多晶硅栅预注入光刻版时，使得所述上拉晶体管所在区域被打开，即可在对NMOS器件的栅极进行五族元素预注入的同时，完成对所述PMOS器件之栅极进行五族元素预注入请参阅图3 (a)、图3 (b)，图3 (a)所示为本专利技术上拉晶体管开启电流降低前的模拟结果图。图3 (b)所示为本专利技术上拉晶体管开启电流降低后写入冗余度的模拟结果图。由图3 (a)、图3 (b)可知，非限制性的列举，针对45nm静态随机存储器，在降低所述上拉晶体管之开启电流后，所述静态随机存储器之写入冗余度IOb较所述上拉晶体管6之开启电流降低前的写入冗余度IOa提高了 10mV。综上所述，本专利技术通过在多晶硅栅刻蚀工艺前，对所述控制晶体管之NMOS器件的栅极和所述下拉晶体管之NMOS器件的栅极进行五族元素预注入，以达到调节所述CMOS器件阈值电压(Vt)和所述开启电流(Im)之目的；对所述上拉晶体管之PMOS器件的栅极进行五族元素预注入，使得所述上拉晶体管之多晶硅栅的相对掺杂浓度本文档来自技高网...

【技术保护点】
一种提高静态随机存储器之写入冗余度的方法，其特征在于，所述方法包括：执行步骤S1：在多晶硅栅刻蚀工艺前，对所述控制晶体管之NMOS器件的栅极和所述下拉晶体管之NMOS器件的栅极进行五族元素预注入；执行步骤S2：对所述上拉晶体管之PMOS器件的栅极进行五族元素预注入。

【技术特征摘要】
1.一种提高静态随机存储器之写入冗余度的方法，其特征在于，所述方法包括: 执行步骤S1:在多晶硅栅刻蚀工艺前，对所述控制晶体管之NMOS器件的栅极和所述下拉晶体管之NMOS器件的栅极进行五族元素预注入； 执行步骤S2:对所述上拉晶体管之PMOS器件的栅极进行五族元素预注入。2.如权利要求1所述的提高静态随机存储器之写入冗余度的方法，其特征在于，所述方法应用于45nm以下工艺。3.如权利要求2所述的提高静态随机存储器之写入冗余度的方法，其特征在于，对所述控制晶体管之NMOS器件的栅极和所述下拉晶体管之NMOS器件的栅极进行五族元素预注入，以达到调节所述CMOS器件阈值电压(Vt)和所述开启电流(I?)之目的。4.如权利要求2所述的提高静态随...

【专利技术属性】
技术研发人员：俞柳江，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：