利用侧壁图像转移技术形成SRAM装置的方法制造方法及图纸

本发明专利技术涉及利用侧壁图像转移技术形成SRAM装置的方法，在一示例中，本发明专利技术方法包含：在半导体基板上方形成硬掩模层；在该硬掩模层上方形成图案化间隙壁掩模层，其中，该图案化间隙壁掩模层由多个第一间隙壁、第二间隙壁以及第三间隙壁组成；以及通过该图案化间隙壁掩模层在该硬掩模层上执行第一蚀刻工艺，以定义图案化硬掩模层。该方法还包含通过该图案化硬掩模层执行第二蚀刻工艺，以在该基板中定义多个第一鳍片、第二鳍片以及第三鳍片，其中，该第一鳍片的宽度大致对应该第一间隙壁的宽度，该第二鳍片的宽度大致对应该第二间隙壁的宽度，以及该第三鳍片的宽度大致对应该第三间隙壁的宽度。

【技术实现步骤摘要】

本专利技术大体上涉及复杂半导体装置的制造，尤其涉及利用侧壁图像转移技术形成SRAM (Static Random Access Memory ;静态随机存取存储器)装置的多种方法。
技术介绍
制造例如CPU (中央处理单元)、储存装置、ASIC (application specificintegrated circuits ;专用集成电路)等先进集成电路需要依据特定的电路布局在给定的芯片区域上形成大量电路组件，例如晶体管、电阻、电容等。场效应晶体管(field effecttransistor ;FET)为平面装置,无论是NMOS晶体管还是PMOS晶体管,通常包括形成于半导体基板中由沟道区隔离的掺杂源漏区。栅极绝缘层位于该沟道区上方，且导电栅极电极位于该栅极绝缘层上方。在该栅极电极施加适当的电压使该沟道区导电，从而使电流自该源区向该漏区流动。与具有平面结构的FET相反，所谓的3D装置例如FinFET (鳍式场效应晶体管)为三维结构。更具体而言，在FinFET中，形成大体垂直设置的鳍形主动区域，且栅极电极包围该鳍形主动区域的两侧及上表面以形成三栅极结构，从而使用具有三维结构而非平面结构的沟道。在一些情况下，绝缘覆盖层，例如氮化硅，是位于该鳍片的顶部且该FinFET装置仅有双栅极结构。与平面FET不同，在FinFET装置中，形成的沟道垂直于半导体基板的表面，以缩小该半导体装置的物理尺寸。另外，在FinFET中，该装置的漏区的结电容(junctioncapacitance)大大降低,往往至少降低一些短沟道效应。为形成此类集成电路装置，需以非常细致的顺序或流程执行大量处理操作，例如沉积工艺、蚀刻工艺、加热工艺、掩模操作等。一般而言，形成集成电路装置，尤其包括形成多个材料层并图案化或移除该些材料层的其中部分，以定义理想的结构，例如栅极电极、侧间隙壁(sidewall spacer)等。装置设计人员主要地通过缩小晶体管的尺寸或按比例缩小晶体管的各组件 的尺寸，例如晶体管的栅极长度，而得以成功提升晶体管装置的电性功能。实际上，当前晶体管的装置尺寸已缩小至难以使用现有的基于193纳米的光刻(photolithography)工具及技术直接图案化此类特征的程度。因此，装置设计人员采用多种技术来图案化非常小特征。一种这样的技术通常称作侧壁图像转移技术。图1A至IE示例现有的侧壁图像转移技术。如图1A所示，在例如半导体基板的结构10上方形成芯轴12。芯轴12可由多种材料制成，例如非晶硅、多晶硅等。芯轴12的尺寸可依据特定的应用而变化。可利用现有的沉积、光刻及蚀刻工具及技术来沉积并图案化芯轴材料层，从而形成芯轴12。接着，如图1B所示，在芯轴12及结构10上方共形地沉积间隙壁材料层14。间隙壁材料层14可由多种材料组成，像是例如氮化硅、二氧化硅等。如图1C所示，执行非等向性蚀刻工艺，以定义与芯轴12相邻的间隙壁14A。接着，如图1D所示，通过执行选择性蚀刻工艺以移除芯轴12，该选择性蚀刻工艺保留间隙壁14A作为后续蚀刻工艺的掩模，从而在结构10中定义特征18，如图1E所示。半导体存储器装置广泛应用于当前的许多集成电路装置以及许多消费类产品中。一般而言，存储器装置是储存电子信息的工具。目前有多种类型的存储器装置，例如SRAMs(Static Random Access Memory ;静态随机存取存储器)、DRAMs (Dynamic Random AccessMemory ;动态随机存取存储器)、ROMs (Read Only Memory ;只读存储器)等,其中每一类型的存储器装置相对其它类型都分别具有各自的优缺点。例如，SRAMs通常用于较高速度和/或降低功耗为重要的应用中，例如微处理器、手机以及其它移动消费产品等的缓存。甚至非常基本的电子消费产品通常都包含数以百万的此类存储器装置。不论存储器装置的类型，业界一直致力于提高此类存储器装置的性能及耐用性。在典型的操作中，在存储器装置中储存的电荷(HIGH)代表数字“1”，而在该装置中缺失这样一电荷或储存较低电荷(LOW)则表示数字“O”。特定的读/写电路用于存取存储器装置，以在这样一存储器装置上储存数字信息并确定当前是否在该存储器装置中储存电荷。对于单个存储器装置，在其有效的生命周期中，这些编程/擦除周期(“P/E周期”)通常发生数百万次。如图2所示，典型的6T (六个晶体管)SRAM存储器单元100包含两个N型FinFET通栅晶体管102A/B、两个P型FinFET上拉晶体管104A/B、以及两个N型FinFET下拉晶体管106A/B。各P型FinFET上拉晶体管104A/B的栅极分别连接相应N型FinFET下拉晶体管106A/B的栅极。P型FinFET上拉晶体管104A/B的漏极连接相应N型FinFET下拉晶体管106A/B的漏极，以形成具有传统组态的反相器。P型FinFET上拉晶体管104A/B的源极连接高参考电位，通常为Vcc，且N型FinFET下拉晶体管106A/B的源极连接低参考电位，通常为Vss或接地(ground)。组成一反相器的P型FinFET上拉晶体管104A和N型FinFET下拉晶体管106A的栅极连接另一反相器的晶体管104BU06B的漏极。类似地，组成另一反相器的P型FinFET上拉晶体管104B和N型FinFET下拉晶体管106B的栅极连接晶体管104A、106A的漏极。因此，第一反相器的晶体管104A、106A的漏极(结点NI)上的电位被施加于第二反相器的晶体管104B、106B的栅极，且电荷用于保持第二反相器处于ON或OFF状态。逻辑相反电位出现于第二反相器的晶体管104BU06B的漏极(结点N2)以及第一反相器的晶体管104A、106A的栅极上，以使第一反相器相对第二反相器保持互补OFF或ON状态。因此，所示SRAM单元100的锁存(latch)具有两个稳定状态:第一种状态为预定义电位在电荷储存结点NI上且低电位在电荷储存结点N2上；以及第二种状态为低电位在电荷储存结点NI上且该预定义电位在电荷储存结点N2上。通过在该锁存的该两种状态之间切换而记录二进制数据。必须在 电荷储存结点上进而在相关反相器的耦接栅极上储存充足的电荷，以明确地保持其中一反相器“0N”且明确地保持另一反相器“0FF”，以保持存储器状态。通过选择性耦接各电荷储存结点(NI，N2)与一对互补位线(BL，BL)的其中相应一个而以非破坏性方式自传统SRAM单元100中读出数据。该选择性耦接通过上述通栅晶体管102A/B实现，其中，各通栅晶体管连接于其中一电荷储存结点(NI，N2)与其中一互补位线(BL，SL)之间。向通栅晶体管102A/B的栅极提供字线(word line)信号，以在数据读取操作期间开启该通栅晶体管(切换至0N)。自或至电荷储存结点(NI，N2)流过该开启的通栅晶体管的电荷对其中一位线放电且向另一位线充电。该些位线上的电压变化由差分放大器(未图示)感测。在可预见的未来，SRAM将继续广泛用于集成电路产品中。因此，半导体厂商将继续努力开发更高效且更有效的制造SRAM装置的方法。本专利技术提供利用侧壁图像转移技术形成SRAM装置的多种方法。
技术实现思路
下面本文档来自技高网...

【技术保护点】
一种形成SRAM装置的方法，包括：在半导体基板上方形成硬掩模层；在该硬掩模层上方形成图案化间隙壁掩模层，该图案化间隙壁掩模层由多个第一间隙壁、多个第二间隙壁以及多个第三间隙壁组成；通过该图案化间隙壁掩模层在该硬掩模层上执行第一蚀刻工艺，从而定义图案化硬掩模层；通过该图案化硬掩模层在该基板上执行第二蚀刻工艺，从而定义该基板中的多个第一鳍片、该基板中的多个第二鳍片以及该基板中的多个第三鳍片，其中，该第一鳍片具有与该第一间隙壁的宽度大致对应的第一宽度，该第二鳍片具有与该第二间隙壁的宽度大致对应的第二宽度，以及该第三鳍片具有与该第三间隙壁的宽度大致对应的第三宽度。

【技术特征摘要】
2012.01.26 US 13/359,1971.一种形成SRAM装置的方法，包括: 在半导体基板上方形成硬掩模层； 在该硬掩模层上方形成图案化间隙壁掩模层，该图案化间隙壁掩模层由多个第一间隙壁、多个第二间隙壁以及多个第三间隙壁组成； 通过该图案化间隙壁掩模层在该硬掩模层上执行第一蚀刻工艺，从而定义图案化硬掩模层； 通过该图案化硬掩模层在该基板上执行第二蚀刻工艺，从而定义该基板中的多个第一鳍片、该基板中的多个第二鳍片以及该基板中的多个第三鳍片，其中，该第一鳍片具有与该第一间隙壁的宽度大致对应的第一宽度，该第二鳍片具有与该第二间隙壁的宽度大致对应的第二宽度，以及该第三鳍片具有与该第三间隙壁的宽度大致对应的第三宽度。2.如权利要求1所述的方法，其中，该第一、第二以及第三宽度相同。3.如权利要求1所述的方法，其中，该第一、第二以及第三宽度彼此不同。4.如权利要求1所述的方法，其中，该第一、第二以及第三宽度的其中两个相同，而该第一、第二以及第三宽度的其中另一个不同于该两个。5.如权利要求1所述的方法，其中，该第一、第二以及第三间隙壁都由相同的材料组成。6.如权利要求1所述的方法，其中，各该第一、第二以及第三间隙壁都由不同的材料组 成。7.如权利要求1所述的方法，其中，该半导体基板由硅组成。8.如权利要求1所述的方法，进一步包括在执行该第二蚀刻工艺之前，移除该图案化间隙壁掩模层。9.如权利要求1所述的方法，其中，形成该图案化间隙壁掩模层包括: 沉积第一间隙壁材料层； 在该第一间隙壁材料层上执行第一非等向性蚀刻工艺，从而定义该多个第一间隙壁； 在形成该多个第一间隙壁后，沉积第二间隙壁材料层； 在该第二间隙壁材料层上执行第二非等向性蚀刻工艺，从而定义该多个第二间隙壁； 在形成该多个第二间隙壁后，沉积第三间隙壁材料层；以及 在该第三间隙壁材料层上执行第三非等向性蚀刻工艺，从而定义该多个第三间隙壁。10.一种形成SRAM装置的方法，...

【专利技术属性】
技术研发人员：N·V·里考斯，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：