薄膜晶体管制造技术

本发明专利技术提供一种薄膜晶体管。所述薄膜晶体管包括：基板；层叠设置在所述基板表面的第一栅极、第一栅极绝缘层、半导体层、蚀刻阻挡层及第二栅极，其中，所述半导体层的厚度为200nm～2000nm；所述蚀刻阻挡层设置有第一贯孔及第二贯孔，所述第一贯孔及所述第二贯孔分别对应所述半导体层设置；源极及漏极，所述源极及所述漏极分别穿过所述第一贯孔及所述第二贯孔连接所述半导体层。本发明专利技术薄膜晶体管具有较高的开态电流，以及开关速度。

【技术实现步骤摘要】
【专利摘要】本专利技术提供一种薄膜晶体管。所述薄膜晶体管包括：基板；层叠设置在所述基板表面的第一栅极、第一栅极绝缘层、半导体层、蚀刻阻挡层及第二栅极，其中，所述半导体层的厚度为200nm～2000nm；所述蚀刻阻挡层设置有第一贯孔及第二贯孔，所述第一贯孔及所述第二贯孔分别对应所述半导体层设置；源极及漏极，所述源极及所述漏极分别穿过所述第一贯孔及所述第二贯孔连接所述半导体层。本专利技术薄膜晶体管具有较高的开态电流，以及开关速度。【专利说明】薄膜晶体管
本专利技术涉及薄膜晶体管的制造领域，尤其涉及一种具有较大开态电流的薄膜晶体管。
技术介绍
薄膜晶体管(thin film transistor，TFT)作为一种开关元件被广泛地应用在液晶显示装置等电子装置中。双栅极薄膜晶体管作为薄膜晶体管的一种特定的结构，由于可以应用在高分辨率(high pixels per inch，high PPI)的显示设备上而得到广泛地关注。对于双栅极薄膜晶体管而言，高的开态电流可以增加所述双栅极晶体管的开关速度。为了增加所述双栅极薄膜晶体管的开态电流，通常的做法是增加双栅极薄膜晶体管中沟道的宽度或者是减小沟道的长度。然而，增大双栅极薄膜晶体管中沟道的宽度会降低液晶显示装置的开口率；减小双栅极薄膜晶体管的沟道的长度会引起短沟道效应。综上所述，现有技术中双栅极薄膜晶体管的开态电流较小，从而导致双栅极薄膜晶体管的开关速度较慢。
技术实现思路
本专利技术提供一种薄膜晶体管，从而提高薄膜晶体管的开态电流，提升所述薄膜晶体管的开关速度。 一方面，本专利技术提供了一种薄膜晶体管，所述薄膜晶体管包括: 基板； 层叠设置在所述基板表面的第一栅极、第一栅极绝缘层、半导体层、蚀刻阻挡层及第二栅极，其中，所述半导体层的厚度为200nm?2000nm ； 所述蚀刻阻挡层设置有第一贯孔及第二贯孔，所述第一贯孔及所述第二贯孔分别对应所述半导体层设置； 源极及漏极，所述源极及所述漏极分别穿过所述第一贯孔及所述第二贯孔连接所述半导体层。 其中，所述薄膜晶体管还包括钝化层，所述钝化层层叠设置于所述第二栅极上，所述钝化层上设有第三贯孔及第四贯孔，所述第三贯孔连通所述第一贯孔，所述第四贯孔连通所述第二贯孔，所述源极穿过所述第三贯孔及所述第一贯孔连接所述半导体层，所述漏极穿过所述第四贯孔及所述第二贯孔连接所述半导体层。 其中，所述薄膜晶体管还包括第一欧姆接触层，所述第一欧姆接触层设置于所述源极与所述半导体层之间，所述源极通过所述第一欧姆接触层连接所述半导体层。 其中，所述薄膜晶体管还包括第二欧姆接触层，所述第二欧姆接触层设置于所述漏极与所述半导体层之间，所述漏极通过所述第二欧姆接触层连接所述半导体层。 其中，所述半导体层的横向尺寸大于所述第一栅极的横向尺寸且大于所述第二栅极的横向尺寸。 相较于现有技术，由于把所述半导体层的厚度设置为200nm?2000nm，此种厚度的半导体层可以在所述半导体层中形成两个电流沟道。所述薄膜晶体管的开态电流为两个电流沟道中的电流之和。因此，所述薄膜晶体管具有较高的开态电流，提升了所述薄膜晶体管的开关速度。 另一方面，本专利技术提供了一种薄膜晶体管，所述薄膜晶体管包括: 基板； 层叠设置于所述基板表面的第一栅极、第一栅极绝缘层、至少两层半导体层、蚀刻阻挡层及第二栅极； 所述蚀刻阻挡层设置有第一贯孔及第二贯孔，所述第一贯孔及所述第二贯孔分别对应所述半导体层设置； 源极及漏极，所述源极及所述漏极分别穿过所述第一贯孔及所述第二贯孔连接所述半导体层。 其中，所述薄膜晶体管还包括钝化层，所述敦化层层叠设置于所述第二栅极上，所述钝化层上设有第三贯孔及第四贯孔，所述第三贯孔连通所述第一贯孔，所述第四贯孔连通所述第二贯孔，所述源极穿过所述第三贯孔及所述第一贯孔连接所述半导体层，所述漏极穿过所述第四贯孔及所述第二贯孔连接所述半导体层。 其中，所述薄膜晶体管还包括第一欧姆接触层，所述第一欧姆接触层设置于所述源极与所述半导体层之间，所述源极通过所述第一欧姆接触层连接所述半导体层。 其中，所述薄膜晶体管还包括第二欧姆接触层，所述第二欧姆接触层设置于所述漏极与所述半导体层之间，所述漏极通过所述第二欧姆接触层连接所述半导体层。 其中，所述半导体层的横向尺寸大于所述第一栅极的横向尺寸且大于所述第二栅极的横向尺寸。 相较于现有技术，由于本专利技术薄膜晶体管中包括至少两个半导体层，因此，所述薄膜晶体管中能够形成至少两个电流沟道。所述薄膜晶体管中的开态电流为所有的电流沟道中的电流之和，因此，所述薄膜晶体管具有较高的开态电流，提升了所述薄膜晶体管的开关速度。 【专利附图】【附图说明】 为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。 图1为本专利技术一较佳实施方式的薄膜晶体管的剖面结构示意图。 图2为图1中的薄膜晶体管的半导体层中的电流流向示意图。 图3为本专利技术另一较佳实施方式的薄膜晶体管的剖面结构示意图。 图4为图3中的薄膜晶体管的半导体层中的电流流向示意图。 【具体实施方式】 下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。 请参阅图1，图1为本专利技术一较佳实施方式的薄膜晶体管的剖面结构示意图。所述薄膜晶体管(thin film transistor，TFT) 100包括基板110、层叠设置在所述基板110表面的第一栅极120、第一栅极绝缘层130、半导体层140、蚀刻阻挡层(etching stoplayer) 150及第二栅极160。其中，所述半导体层140的厚度为200nm?2000nm。所述蚀刻阻挡层150设有第一贯孔151及第二贯孔152，所述第一贯孔151及所述第二贯孔152分别对应所述半导体层140设置。所述薄膜晶体管100还包括源极181及漏极182，所述源极181及所述漏极182分别穿过所述第一贯孔151及所述第二贯孔152连接所述半导体层140。 在其他实施方式中，所述薄膜晶体管100还包括一缓冲层(图未示)。所述缓冲层用于缓冲在所述基板110上制作所述薄膜晶体管100的其他结构的过程中受到的应力，以避免所述基板I1的损坏或者破裂。此时，所述第一栅极120、所述第一栅极绝缘层130、所述半导体层140、所述蚀刻阻挡层(etching stop layer) 150及所述第二栅极160通过所述缓冲层层叠设置于所述基板110上。所述缓冲层的材质选自氧化硅层，氮化硅层，氮氧化硅层及其组合的其中之一。 所述基板110可以为玻璃基板，也可以为塑料基板或者是绝缘基板。 所述第一栅极120设置于所述基板110的表面的中部。所述第一栅极120的材质为金属或者金属合金，在一实施方式中，所本文档来自技高网...

【技术保护点】
一种薄膜晶体管，其特征在于，所述薄膜晶体管包括：基板；层叠设置在所述基板表面的第一栅极、第一栅极绝缘层、半导体层、蚀刻阻挡层及第二栅极，其中，所述半导体层的厚度为200nm～2000nm；所述蚀刻阻挡层设置有第一贯孔及第二贯孔，所述第一贯孔及所述第二贯孔分别对应所述半导体层设置；源极及漏极，所述源极及所述漏极分别穿过所述第一贯孔及所述第二贯孔连接所述半导体层。

【技术特征摘要】

【专利技术属性】
技术研发人员：石龙强，曾志远，张合静，胡宇彤，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东;44