根据一个实施例，半导体器件包含第一半导体区域、第二半导体区域、以及第三半导体区域。所述第一半导体区域包含碳化硅。所述第一半导体区域的导电类型是第一导电类型。所述第二半导体区域包含碳化硅。所述第二半导体区域的导电类型是第二导电类型。所述第三半导体区域包含碳化硅。所述第三半导体的导电类型是所述第二导电类型。所述第三半导体区域提供于所述第一半导体区域与所述第二半导体区域之间。当在连接所述第一半导体区域和所述第二半导体区域的方向上看时，所述第二半导体区域与所述第三半导体区域的交叠区域的面积小于所述第一半导体区域与所述第二半导体区域的交叠区域的面积。
【技术实现步骤摘要】
相关申请的交叉引用本申请基于2013年9月12日递交的日本专利申请N0.2013-189795，并且要求享有该申请的优先权；该申请的全部内容以引用的方式并入本文中。
本文中描述的实施例总体上设计半导体器件以及其制造方法。
技术介绍
基于碳化硅(SiC)的半导体器件能够被设计为具有比基于硅(Si)的半导体器件更低的导通电阻和更高的击穿电压。SiC基半导体器件具有其中导通电阻随着温度的增大而减小的负温度特性。从而，在使用具有其中通过的大电流的器件的情况下，过量电流流入该半导体器件中。在SiC基半导体器件中，实现抗温度变化的稳定特性是重要的。 【附图说明】 图1是示例了根据第一实施例的半导体器件的配置的剖面示意图； 图2A至2C是示例了终端部分和中心部分的剖面示意图； 图3A和3B示例了半导体器件的电流-电压特性； 图4A和4B是示例了替代的第三半导体区域的剖面示意图； 图5A和5B是示例了第三半导体区域的平面示意图； 图6A和6B示例了 PL光谱； 图7A至7C是示例了用于制造半导体器件的方法(I)的剖面示意图； 图8A至SC是示例了用于制造半导体器件的方法⑴的剖面示意图； 图9A至9C是示例了用于制造半导体器件的方法(II)的剖面示意图； 图1OA至1C是示例了用于制造半导体器件的方法(II)的剖面示意图； 图1lA至IlC是示例了用于制造半导体器件110的方法(III)的剖面示意图； 图12是示例了根据第二实施例的半导体器件的配置的剖面示意图；以及 图13是示例了根据第三实施例的半导体器件的配置的示意图。 【具体实施方式】 根据一个实施例，半导体器件包含第一半导体区域、第二半导体区域、以及第三半导体区域。第一半导体区域包含碳化硅。第一半导体区域的导电类型是第一导电类型。第二半导体区域包含碳化硅。第二半导体区域的导电类型是第二导电类型。第三半导体区域包含碳化硅。第三半导体区域的导电类型是第二导电类型。在第一半导体区域与第二半导体区域之间提供第三半导体区域。如在连接第一半导体区域和第二半导体区域的方向上看到的，第二半导体区域与第三半导体区域的交叠区域的面积小于第一半导体区域与第二半导体区域的交叠区域的面积。 在下文中将参考附图描述各个实施例。在下面的描述中，相似的部件以相似的附图标记来标记，以及适当地省略对曾描述过的部件的描述。此外，在下面的描述中，举例来说，第一导电类型是η类型，以及第二导电类型是P类型。此外，在下面的描述中，符号η+、n、rT、以及p+、p、p—表示每一个导电类型中的杂质浓度的相对量。S卩，n+表示比η相对较高的η类型杂质浓度，而η_表示比η相对较低的η类型杂质浓度。类似地，ρ+表示比ρ相对较高的P类型杂质浓度，而Ρ_表示比P相对较低的P类型杂质浓度。 (第一实施例) 图1是示例了根据第一实施例的半导体器件的配置的剖面示意图。 如图1中示出的，根据实施例的半导体器件110包含第一半导体区域10、第二半导体区域20、以及第三半导体区域30。半导体器件110还包含第一电极70和第二电极80。半导体器件HO例如是P-N 二极管。 第一半导体区域10包含η类型SiC。第一半导体区域10包含例如衬底11和在衬底11上提供的第一外延生长层12。衬底11是n+类型半导体区域。衬底11包含例如η.类型SiC。在实施例中，衬底11包含六方晶系SiC(例如，4H-SiC)。衬底11例如是通过升华技术制造的SiC块状衬底。 衬底11具有第一表面10a。衬底11的第一表面1a是包含了 SiC的晶圆的表面。第一表面1a还是衬底11与第一外延生长层12之间的边界表面。在实施例中,衬底11的第一表面1a关于(0001)平面倾斜大于O度并且为8度或更小，衬底11的第一表面1a是六方晶系SiC表面。例如，衬底11是偏离衬底(off-substrate)，诸如2-度偏离衬底、4-度偏离衬底、以及8-度偏离衬底。在这里，SiC衬底11的表面可以是Si表面或C表面。 衬底11掺杂有η类型杂质。杂质浓度例如大于等于I X 118CnT3并且小于等于IXlO2W30在实施例中，杂质浓度大约是5X1018cm_3。 第一外延生长层12是n_类型半导体层。第一外延生长层12包含n_类型SiC。第一外延生长层12形成在衬底11的第一表面12a上,并且具有与衬底11的晶体结构类似的晶体结构。 第一外延生长层12的厚度由半导体器件110的击穿电压和其它特性的设计来确定，以及例如大约是200微米(μπι)或更小。第一外延生长层12掺杂有η类型杂质。该杂质浓度低于衬底11的杂质浓度。第一外延生长层12的杂质浓度例如大于等于lX1014cm_3且小于等于lX1017cm_3。 第二半导体区域20包含ρ+类型SiC。第二半导体区域20包含终端部分21和中心部分22。在中心部分22周围提供终端部分21。第二半导体区域20是例如第二外延生长层。在第一半导体区域10上提供第二半导体区域20。例如，在第一半导体区域10的部分上提供第二半导体区域20。形成例如像台面的第二半导体区域20。 在第一外延生长层12上叠置第二半导体区域(第二外延生长层)20。第二半导体区域20的厚度是例如大约七μπι。第二半导体区域20掺杂有ρ类型杂质。杂质浓度例如大于等于I X 117CnT3且小于等于I X 1021cm_3。 在实施例中，连接第一半导体区域10和第二半导体区域20的方向(叠置方向)被称为Z方向。与Z方向正交的一个方向被称为X方向。与Z方向和X方向都正交的方向被称为Y方向。从第一半导体区域10向第二半导体区域20的方向被称为“在上面”(上侧)，而相反的方向被称为“在下面”(下侧)。 第二半导体区域20的杂质浓度在厚度方向(Z方向)上可以是变化的。例如，第二半导体区域20的杂质浓度可以在第一半导体区域10 —侧是最小化的，而在与第一半导体区域10相反的一侧上是最大化的。杂质浓度的变化可以是阶梯式的或连续的。通过提供杂质浓度的这种变化，使得由于耗尽层的伸展部分的扩展而引起的反向击穿电压的增大与第二半导体区域20与第二电极80之间的欧姆接触处的低接触电阻相兼容。 在第一半导体区域10与中心部分22之间提供第三半导体区域30。第三半导体区域30包含ρ类型SiC。第三半导体区域30是通过例如将ρ类型杂质(例如，铝(Al)、硼(B))离子注入至第一半导体区域10中靠近第一半导体区域10与第二半导体区域20之间的接合界面的部分中而形成的区域。 第三半导体区域30的杂质浓度实质上等于第二半导体区域20的杂质浓度。第三半导体区域30的杂质浓度例如大于等于I X 117Cm-3且小于等于I X 1021cnT3。第三半导体区域30的厚度例如是厚于O μ m并小于等于0.6 μ m。在这里，第三半导体区域30的上述厚度是从第一半导体区域10与第二半导体区域之间的接合界面的第一半导体区域10 —侧上厚度。第三半导体区域30可以从上述接合界面向第二半导体区域20 —侧向外延伸。 第三半导体区域30离子注入(离子掺杂)有ρ类型杂质。从而，使得第三半导体区域30中的点缺陷的数量大于第一本文档来自技高网...
【技术保护点】
一种半导体器件，包括：第一导电类型的第一半导体区域，所述第一半导体区域包含碳化硅；第二导电类型的第二半导体区域，所述第二半导体区域包含碳化硅；以及提供于所述第一半导体区域与所述第二半导体区域之间的所述第二导电类型的第三半导体区域，所述第三半导体区域包含碳化硅，当从连接所述第一半导体区域和所述第二半导体区域的方向上看时，所述第二半导体区域与所述第三半导体区域的交叠区域的面积小于所述第一半导体区域与所述第二半导体区域的交叠区域的面积。
【技术特征摘要】
2013.09.12 JP 2013-1897951.一种半导体器件，包括: 第一导电类型的第一半导体区域，所述第一半导体区域包含碳化硅； 第二导电类型的第二半导体区域，所述第二半导体区域包含碳化硅；以及 提供于所述第一半导体区域与所述第二半导体区域之间的所述第二导电类型的第三半导体区域，所述第三半导体区域包含碳化硅， 当从连接所述第一半导体区域和所述第二半导体区域的方向上看时，所述第二半导体区域与所述第三半导体区域的交叠区域的面积小于所述第一半导体区域与所述第二半导体区域的交叠区域的面积。2.根据权利要求1所述的器件，还包括: 所述第二导电类型的终端结构区域， 所述终端结构区域的至少一部分提供在所述第一半导体区域与所述第二半导体区域的终端部分之间。3.根据权利要求2所述的器件，其中，所述终端结构区域的杂质浓度高于所述第三半导体区域的杂质浓度。4.根据权利要求2所述的器件，其中，所述终端结构区域的杂质浓度是大于等于5 X 116每立方厘米且小于等于5 X 118每立方厘米。5.根据权利要求2所述的器件，其中，所述终端结构区域的厚度大于等于0.3微米且小于等于1.0微米。6.根据权利要求1所述的器件，其中，所述第三半导体区域的杂质浓度实质上等于所述第二半导体区域的杂质浓度。7.根据权利要求1所述的器件，其中，所述第三半导体区域中的点缺陷的数量大于所述第一半导体区域中的点缺陷的数量。8.根据权利要求1所述的器件，其中，所述第三半导体区域沿着所述第一半导体区域与所述第二半导体区域之间的界面延伸。9.根据权利要求1所述的器件，其中，所述第三半导体区域被提供为岛状。10.根据权利要求1所述的器件，其中 提供多个所述第三半导体区域，并且 沿着所述第一半导体区域与所述第二半导体区域之间的界面散布所述多个第三半导体区域。11.根据权利要求1所述的器件，其...
【专利技术属性】
技术研发人员：太田千春，高尾和人，西尾让司，四户孝，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。