半导体器件及制造其的方法技术

根据一个实施例，半导体器件包括第一半导体区、第二半导体区、第三半导体区、第一电极、第一绝缘部和第二绝缘部。该第一半导体区包括碳化硅，它是第一导电类型，并且包括第一部分和第二部分。该第二半导体区包括碳化硅，它是第二导电类型，并设于所述第二部分上。所述第三半导体区包括碳化硅，它是第一导电类型，并被设置在所述第二半导体区上。所述第一电极设置在所述第一部分和所述第三半导体区上。所述第一绝缘部设置在第三半导体区上，并与所述第一电极并列。该第二绝缘部设置在所述第一电极与所述第一部分之间以及所述第一电极和所述第一绝缘部之间。

【技术实现步骤摘要】
相关申请的交叉引用本申请基于并要求2013年9月3日提交的日本专利申请N0.2013-182599的优先权；其全部内容在此引入作为参考。
本文描述的实施例大体上涉及一种。
技术介绍
相比于硅(Si)，碳化硅(SiC)具有优越的材料性能，如具有更宽三倍的带隙，约更大十倍的击穿电场强度，和约更高三倍的热导率。SiC的这种特性可被用于实现具有低损耗和在高温操作方面优越的半导体器件。制造基于SiC的半导体器件的工艺需要比基于Si更高的用于激活杂质的退火处理温度。 【附图说明】 图1是示意图，示出了根据第一实施例的半导体器件的结构； 图2A和2B是示意性剖面图，放大了半导体器件的一部分； 图3A和3B是示意性剖面图，其示出了用于制造半导体器件的方法⑴； 图4A和4B是示意性剖面图，其示出了用于制造半导体器件的方法⑴； 图5A和5B是示意性剖面图，其示出了用于制造半导体器件的方法⑴； 图6A和6B是示意性剖面图，其示出了用于制造半导体器件的方法(II)； 图7A和7B是示意性剖面图，其示出了用于制造半导体器件的方法(II)； 图8A和SB是示意性剖面图，其示出了用于制造半导体器件的方法(II)； 图9A和9B的示意性剖面图，其示出了用于制造半导体器件的方法(III)； 图1OA和1B是示意性剖面图，其示出了用于制造半导体器件的方法(III)； 图1lA和IlB是示意性剖面图，其示出了用于制造半导体器件的方法(III)； 图12A和12B为示意性剖面图，其示出了用于制造半导体器件的方法(III)； 图13A和13B是示意性剖面图，其示出了根据第二实施例的半导体器件；以及 图14A和14B是示意性剖面图，其示出了根据第三实施例的半导体器件。 【具体实施方式】 根据一个实施例，半导体器件包括第一半导体区、第二半导体区、第三半导体区、第一电极、第一绝缘部和第二绝缘部。第一半导体区包括碳化硅。所述第一半导体区是第一导电类型且包括第一部分和第二部分。第二半导体区包括碳化硅。该第二半导体区是第二导电类型，并被设置于所述第二部分上。连接所述第一部分和所述第二部分的方向与连接所述第二部分和所述第二半导体区的堆叠方向交叉。该第三半导体区包括碳化硅。该第三半导体区是第一导电类型并且被设置在所述第二半导体区上。该第一电极被设置在第一部分上和在第三半导体区上。第一电极的端部位于所述第三半导体区上。该第一绝缘部设置在所述第三半导体区上，并在与堆叠方向交叉的方向上与第一电极并列。该第二绝缘部设置在所述第一电极与所述第一部分之间以及所述第一电极和所述第一绝缘部之间。 根据一个实施例，半导体器件包括第一半导体区、第二半导体区、第三半导体区、第一电极、第一绝缘部和第二绝缘部。第一半导体区包括碳化硅。所述第一半导体区是第一导电类型且包括第一部分和第二部分。第二半导体区包括碳化硅。该第二半导体区是第二导电类型，并设于所述第二部分上。连接所述第一部分和所述第二部分的方向与连接所述第二部分和所述第二半导体区的堆叠方向交叉。该第三半导体区包括碳化硅。该第三半导体区是第一导电类型并且被设置在第二半导体区的一部分上。该第一电极被设置在第一部分上、在第二半导体区的另一部分上，以及在所述第三半导体区上。第一电极的端部位于所述第三半导体区上。该第一绝缘部设置在所述第三半导体区上，并在与堆叠方向交叉的方向上与第一电极并列，并与所述第一电极接触。该第二绝缘部被设置在所述第一电极和所述第一部分之间，在所述第二半导体区的另一部分和第一电极之间，并且在所述第三半导体区和所述第一电极之间。所述第二半导体区的另一部分和第一电极之间的第二绝缘部的第一膜厚度小于所述第三半导体区和所述第一电极之间的第二绝缘部的第二膜厚度。 根据一个实施例，公开了一种用于制造半导体器件的方法。该方法可包括在第一导电类型的包括碳化硅的第一半导体区的一部分上形成第一掩模，然后通过将第一离子穿过第一掩模注入到第一半导体区中以形成第二导电类型的第二半导体区。该方法可包括在第二半导体区的一部分上和所述第一掩模附近形成第二掩膜，然后通过将第二离子穿过第一掩模和第二掩模注入到第二半导体区中以形成第一导电类型的第三半导体区。该方法可包括通过热处理激活第一离子和第二离子，形成邻近第二掩模的第一绝缘部，以及去除第一掩模和第二掩模。此外，该方法可包括在通过去除第一掩模和第二掩模暴露的第一半导体区的暴露表面上、第二半导体区的暴露表面上、和第三半导体区的暴露表面上形成第二绝缘部，并在第二绝缘部上形成第一电极。 将参考附图在下文进行描述各个实施例。在下面的描述中，相同的元件被标以相同的附图标记，而且曾经描述过的元件的描述被适当地省略。在下面的描述中，符号η+、η、η_、和ρ+、ρ、ρ_表示每种导电类型的杂质浓度的相对幅值。符号η+表示比η相对较高的η型杂质浓度，η_表示比η相对较低的η型杂质浓度。符号ρ+表示比ρ相对较高的ρ型杂质浓度，P—表示比P相对较低的P型杂质浓度。在以下的说明中，作为示例，第一导电类型是η型，第二导电类型为ρ型。 (第一实施例) 图1是示意图，示出了根据第一实施例的半导体器件的结构。 如图1所示，根据第一实施例的半导体器件110包括结构主体100、第一电极91、第一绝缘部61和第二绝缘部62。该半导体器件110是包括SiC的MOSFET (金属氧化物半导体场效应晶体管)。 该结构主体100具有第一表面10a和沿第一表面10a的第一部分101。该结构主体100的第二表面10b在第一表面10a的相对侧。在实施例中，垂直于所述第一表面10a的方向被称为Z方向。垂直于Z方向的其中一个方向被称为X方向。垂直于Z方向和X方向的方向被称为Y方向。从第二表面10b朝向第一表面10a的方向被称为“上”(上侧)，而相反方向被称为“下”(下侧)。 该结构主体100包括第一半导体区10、第二半导体区20以及第三半导体区30。该第一半导体区10包括第一导电类型(η型)的SiC。该第一半导体区10包括设置在第二表面10b侧上的n+型区，以及设置在n+型区和第一表面10a之间的η—型区。η+型区是例如SiC衬底。η_型区是例如通过在SiC衬底上外延生长形成的区。在本实施例中，为了方便说明而不加以区别，这些都被称为第一半导体区10。 第一半导体区10包括第一区11和第二区12。该第一区11被设置于第二区12的一部分上。所述第一区11是MOSFET的JFET (结型场效应晶体管)区。该第二区12是MOSFET的漂移区。该第一半导体区10包括第一部分pi和第二部分ρ2。连接所述第一部分pi和第二部分ρ2的方向与X方向交叉。该第一区11和第二区12中与第一区11堆叠的一部分被包括在所述第一部分Pl中。第二区12中不与第一区11重叠的部分对应于第二部分ρ2。 该第二半导体区20包括第二导电类型(P型)的SiC。该第二半导体区20被提供在第一半导体区10上。该第二半导体区20设置在第二部分P2上。该第二半导体区20是通过在第一表面10a侧上的第一半导体区10的表面部分中进行离子注入而形成的区。该第二半导体区20是MOSFET的基极区。连接第二部分p2和第二本文档来自技高网...

【技术保护点】
一种半导体器件，包括：包括碳化硅的第一半导体区，所述第一半导体区是第一导电类型的并包括第一部分和第二部分；包括碳化硅的第二半导体区，所述第二半导体区是第二导电类型的并且被设置在第二部分上，连接所述第一部分和所述第二部分的方向与连接所述第二部分和所述第二半导体区的堆叠方向交叉；包括碳化硅的第三半导体区，所述第三半导体区是第一导电类型的，并被设置在所述第二半导体区上；设置在所述第一部分和所述第三半导体区上的第一电极，所述第一电极的一端位于所述第三半导体区上；第一绝缘部，其被设置在第三半导体区上，并在与所述堆叠方向交叉的方向上与所述第一电极并列；以及第二绝缘部，其被设置在所述第一电极和所述第一部分之间以及所述第一电极和所述第一绝缘部之间。

【技术特征摘要】
2013.09.03 JP 2013-1825991.一种半导体器件，包括: 包括碳化硅的第一半导体区，所述第一半导体区是第一导电类型的并包括第一部分和第二部分； 包括碳化硅的第二半导体区，所述第二半导体区是第二导电类型的并且被设置在第二部分上，连接所述第一部分和所述第二部分的方向与连接所述第二部分和所述第二半导体区的堆叠方向交叉； 包括碳化硅的第三半导体区，所述第三半导体区是第一导电类型的，并被设置在所述第二半导体区上； 设置在所述第一部分和所述第三半导体区上的第一电极，所述第一电极的一端位于所述第三半导体区上； 第一绝缘部，其被设置在第三半导体区上，并在与所述堆叠方向交叉的方向上与所述第一电极并列；以及 第二绝缘部，其被设置在所述第一电极和所述第一部分之间以及所述第一电极和所述第一绝缘部之间。2.根据权利要求1所述的器件，其中所述第一电极具有 与所述第一绝缘部相对的侧表面； 与所述第一部分相对的底表面；以及 曲表面，其被设置在所述第一电极的外周表面中的在所述侧表面和所述底表面之间。3.根据权利要求2所述的器件，其中满足R> ToxX (31/2-1)，其中R是所述曲表面的曲率半径，并且Tox是所述第一电极与所述第二半导体区之间的所述第二绝缘部的膜厚度。4.根据权利要求2所述的器件，其中所述第二绝缘部在垂直于所述曲表面的方向上的厚度大于所述第二绝缘部在垂直于所述底表面的方向上的厚度。5.根据权利要求1所述的器件，其中所述第一绝缘部的上表面与所述第一电极的上表面平齐。6.一种半导体器件，包括: 包括碳化硅的第一半导体区，所述第一半导体区是第一导电类型的并且包括第一部分和第二部分； 包括碳化硅的第二半导体区，所述第二半导体区是第二导电类型的并且被设置在所述第二部分上，连接所述第一部分和所述第二部分的方向与连接所述第二部分和所述第二半导体区的堆叠方向交叉； 包括碳化硅的第三半导体区，所述第三半导体区是第一导电类型的并被设置在所述第二半导体区的一部分上； 设置在所述第一部分上、所述第二半导体区的另一部分上和所述第三半导体区上的第一电极，所述第一电极的一端位于所述第三半导体区上； 第一绝缘部，其被设置在所述第三半导体区上，并在与所述堆叠方向交叉的方向上与所述第一电极并列，并且与所述第一电极接触；以及 第二绝缘部，其被设置在所述第一电极和所述第一部分之间、在所述第二半导体区的另一部分和所述第一电极之间、以及所述第三半导体区和所述第一电极之间，所述第二...

【专利技术属性】
技术研发人员：饭岛良介，高尾和人，太田千春，清水达雄，四户孝，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本;JP