半导体器件及半导体器件的形成方法技术

一种半导体器件及半导体器件的形成方法，其中半导体器件的形成方法包括：提供半导体衬底，所述半导体衬底表面形成有衬垫氧化层以及位于衬垫氧化层表面的硬掩膜层；依次刻蚀衬垫氧化层和部分厚度的半导体衬底形成第一沟槽；侧向回刻蚀第一沟槽两侧的部分硬掩膜层；形成填充满所述第一沟槽的第一隔离层；回刻蚀去除衬垫氧化层和部分厚度的第一隔离层，直至第一隔离层顶部低于半导体衬底表面，形成第二沟槽；在所述第二沟槽内的半导体衬底表面及侧壁形成外延层，且所述外延层与半导体衬底材料相同。本发明专利技术形成的半导体器件具有较大的有源区宽度，半导体器件的驱动电流得到了提高。

【技术实现步骤摘要】

本专利技术涉及半导体制作领域，特别涉及。
技术介绍
半导体集成电路的发展方向为增加密度与缩小元件，因此在集成电路制作中，隔离结构是一种重要的技术，形成在半导体衬底上的元件必须与其他元件隔离。随着半导体制作技术的进步，浅沟槽隔离(STI:Shallow Trench Isolat1n)方法已经取代了传统半导体器件制作所采用的隔离方法，如局部氧化法(LOCOS)等其他隔离方法。 浅沟槽隔离方法与其他隔离方法相比有许多优点，主要包括:浅沟槽隔离方法可以获得较窄的半导体器件隔离宽度，减少占用半导体衬底的面积同时增加器件的有源区宽度，进而提高器件的密度；浅沟槽隔离方法可以提升表面平坦度，因而在光刻时有效控制最小线宽。 在半导体器件制作过程中，浅沟槽隔离结构的浅沟槽宽度越窄，则器件有源区宽度越大，有利于提高器件的驱动电流，优化器件的电学性能。然而，当浅沟槽隔离结构的浅沟槽宽度变窄又会造成其他负面影响，如增加浅沟槽隔离结构填充工艺(gap-filling)的难度。 因此，为了提高半导体器件的驱动电流，研究如何在不增加浅沟槽隔离结构填充工艺难度的条件下，减小浅沟槽隔离结构宽度，增加器件有源区宽度成为亟需解决的问题。
技术实现思路
本专利技术解决的问题是提供一种优化的，形成的半导体器件具有较窄的浅沟槽宽度以及较大的有源区宽度，进而提高半导体器件的驱动电流。 为解决上述问题，本专利技术提供一种半导体器件的形成方法，包括:提供半导体衬底，所述半导体衬底表面形成有衬垫氧化层以及位于衬垫氧化层表面的硬掩膜层；图形化所述硬掩膜层，以图形化的硬掩膜层为掩膜，依次刻蚀衬垫氧化层和部分厚度的半导体衬底形成第一沟槽；侧向回刻蚀第一沟槽两侧的部分硬掩膜层，暴露出部分衬垫氧化层表面；形成填充满所述第一沟槽的第一隔离层；回刻蚀去除衬垫氧化层和部分厚度的第一隔离层，直至第一隔离层顶部低于半导体衬底表面，形成第二沟槽；在所述第二沟槽内的半导体衬底表面及侧壁形成外延层，暴露出部分第一隔离层表面，且所述外延层与半导体衬底材料相同；去除硬掩膜层和衬垫氧化层。 可选的，所述外延层的材料为S1、Ge、SiGe或GaAs。 可选的，所述外延层的材料为Si时，采用选择性外延工艺形成外延层的具体工艺参数为:反应气体包括硅源气体和HCl，硅源气体为SiH4、SiH2Cl2, SiHCl3或SiH3Cl中的一种或几种，硅源气体流量为5sccm至500sccm，HCl流量为5sccm至500sccm，反应腔室温度为600度至850度，反应腔室压强为I托至100托。 可选的，在形成所述外延层后去除硬掩膜层和衬垫氧化层之前，还包括步骤:形成填充满所述第二沟槽的第二隔离介质层，所述第二隔离层介质层顶部与硬掩膜层表面平齐。 可选的，去除所述硬掩膜层和衬垫氧化层，同时去除位于外延层表面的第二隔离介质层。 可选的，所述第二隔离介质层的材料为Si02。 可选的，所述衬垫氧化层的材料为Si02。 可选的，所述硬掩膜层的材料为SiN、SiCN或S1N。 可选的，形成所述第一沟槽的工艺为干法刻蚀。 可选的，所述第一隔离层为单层结构或多层结构。 可选的，所述第一隔离层为单层结构时，所述第一隔离层包括填充满第一沟槽的第一隔离介质层；所述第一隔离层为多层结构时，所述第一隔离层包括位于第一沟槽底部和侧壁的第一隔离氧化层，以及位于第一隔离氧化层表面且填充满第一沟槽的第一隔离介质层。 可选的，所述第一隔离介质层的材料为Si02。 本专利技术还提供一种半导体器件，包括:半导体衬底以及位于半导体衬底内的第一沟槽；填充第一沟槽的第一隔离层，且第一隔离层顶部低于半导体衬底表面；覆盖第一沟槽顶角区域半导体衬底表面和侧壁的外延层，外延层与半导体衬底材料相同，且外延层和第一隔离层之间的区域构成第二沟槽。 可选的，所述外延层的材料为S1、Ge、SiGe或GaAs。 可选的，所述半导体器件还包括:填充满第二沟槽的第二隔离介质层。 可选的，所述第二隔离介质层顶部高于外延层上表面或与外延层上表面齐平。 可选的，所述第二隔离介质层的材料为Si02。 可选的，所述第一隔离层的材料为Si02。 与现有技术相比，本专利技术提供半导体器件形成方法的技术方案具有以下优点: 本专利技术提供的实施例，形成第一沟槽后，侧向回刻蚀第一沟槽两侧的硬掩膜层；形成填充满第一沟槽的第一隔离层形成后，回刻蚀去除衬垫氧化层和部分厚度的第一隔离层，暴露出第一沟槽内的半导体衬底表面；在第一沟槽内的半导体衬底表面和侧壁形成外延层，且所述外延层与半导体衬底材料相同。由于外延层与半导体衬底的材料相同，则外延层也可以作为半导体器件有源区的工作平台，增加了半导体器件有源区的宽度，从而提高了半导体器件的驱动电流。 同时，由于去除了衬垫氧化层附近区域的第一隔离层，则本专利技术实施例中第一沟槽的宽度与现有技术相比更小，且不影响形成的浅沟槽隔离结构的质量。具体的，现有技术中，为了提高半导体器件的驱动电流，需要减小浅沟槽隔离结构的沟槽宽度，沟槽宽度减小后，填充隔离层的工艺难度增加，特别的，在衬垫氧化层附近区域出现顶角尖锐化现象，严重影响半导体器件的电学性能；而本专利技术实施例中，减小第一沟槽的宽度后，尽管在衬垫氧化层附近的第一隔离层也存在顶角尖锐化问题，但是后续有回刻蚀去除衬垫氧化层和部分第一隔离层至暴露出半导体衬底表面工艺的存在，因此，本专利技术实施例中形成半导体器件的浅沟槽隔离结构宽度小，且不影响填充工艺的难度。 进一步，本专利技术实施例中，在形成外延层后，在第二沟槽内填充满第二隔离介质层，所述第二隔离介质层顶部与硬掩膜层表面齐平；半导体器件的形成工艺中存在若干干法刻蚀或湿法刻蚀等工艺，所述第二隔离介质层可以避免由于后续的刻蚀工艺造成浅沟槽隔离结构中的隔离层被过多的刻蚀，避免发生浅沟槽隔离结构击穿或漏电的问题，进而提高半导体器件的电学性能和可靠性。 与现有技术相比，本专利技术提供的半导体器件的技术方案具有以下优点: 本专利技术实施例中，在第一沟槽顶角区域的半导体衬底表面和侧壁形成有外延层，且所述外延层的材料与半导体衬底材料相同；因此，外延层内也可以形成有源区，与现有技术相比，本专利技术实施例中有源区宽度明显增加，半导体器件具有更高的驱动电流，性能更优巳 进一步，本专利技术半导体器件还包括填充满第二沟槽的第二隔离介质层，第一隔离层和第二隔离介质层共同构成半导体器件的浅沟槽隔离结构，因而能有效防止半导体器件的浅沟槽隔离结构发生漏电或击穿，提高半导体器件的可靠性。 【附图说明】 图1至图5为一实施例半导体器件形成过程的剖面结构示意图； 图6至图12为本专利技术第一实施例半导体器件形成过程的剖面结构示意图； 图13至图14为本专利技术第二实施例半导体器件形成过程的剖面结构示意图。 【具体实施方式】 由
技术介绍
可知，研究如何在不增加浅沟槽隔离结构填充工艺难度的条件下，减小浅沟槽隔离结构的宽度从而增加半导体器件有源区宽度，进而提高半导体器件驱动电流成为亟需解决的问题。 在半导体器件制作工艺中，为提高半导体器件驱动电流，通常有两种方法可行。一种为通过减小半导体器件沟道长度，从而提高半导体器件驱动电流，但是减小沟道长度容易引起短沟本文档来自技高网...

【技术保护点】
一种半导体器件的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底表面形成有衬垫氧化层以及位于衬垫氧化层表面的硬掩膜层；图形化所述硬掩膜层，以图形化的硬掩膜层为掩膜，依次刻蚀衬垫氧化层和部分厚度的半导体衬底形成第一沟槽；侧向回刻蚀第一沟槽两侧的部分硬掩膜层，暴露出部分衬垫氧化层表面；形成填充满所述第一沟槽的第一隔离层；回刻蚀去除衬垫氧化层和部分厚度的第一隔离层，直至第一隔离层顶部低于半导体衬底表面，形成第二沟槽；在所述第二沟槽内的半导体衬底表面及侧壁形成外延层，暴露出部分第一隔离层表面，且所述外延层与半导体衬底材料相同；去除硬掩膜层和衬垫氧化层。

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括: 提供半导体衬底，所述半导体衬底表面形成有衬垫氧化层以及位于衬垫氧化层表面的硬掩膜层； 图形化所述硬掩膜层，以图形化的硬掩膜层为掩膜，依次刻蚀衬垫氧化层和部分厚度的半导体衬底形成第一沟槽； 侧向回刻蚀第一沟槽两侧的部分硬掩膜层，暴露出部分衬垫氧化层表面； 形成填充满所述第一沟槽的第一隔离层； 回刻蚀去除衬垫氧化层和部分厚度的第一隔离层，直至第一隔离层顶部低于半导体衬底表面，形成第二沟槽； 在所述第二沟槽内的半导体衬底表面及侧壁形成外延层，暴露出部分第一隔离层表面，且所述外延层与半导体衬底材料相同； 去除硬掩膜层和衬垫氧化层。2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述外延层 的材料为S1、Ge、SiGe或GaAs。3.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述外延层的材料为Si时，采用选择性外延工艺形成外延层的具体工艺参数为:反应气体包括硅源气体和HC1，硅源气体为SiH4、SiH2Cl2, SiHCl3或SiH3Cl中的一种或几种，硅源气体流量为5sccm至500sccm, HCl流量为5sccm至500sccm，反应腔室温度为600度至850度，反应腔室压强为I托至100托。4.根据权利要求1所述的半导体器件的形成方法，其特征在于，在形成所述外延层后去除硬掩膜层和衬垫氧化层之前，还包括步骤:形成填充满所述第二沟槽的第二隔离介质层，所述第二隔离层介质层顶部与硬掩膜层表面平齐。5.根据权利要求4所述的半导体器件的形成方法，其特征在于，去除所述硬掩膜层和衬垫氧化层，同时去除位于外延层表面的第二隔离介质层。6.根据权利要求4所述的半导体器件的形成方法，其特征在于，所述第二隔离介质层的材料为S12。7.根据权利...

【专利技术属性】
技术研发人员：宋化龙，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31