MOS晶体管及其形成方法技术

一种MOS晶体管及其形成方法，其中MOS晶体管的形成方法，包括：在半导体衬底上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构；以栅极结构为掩模，在栅极结构两侧的半导体衬底内进离子注入，形成轻掺杂区；在半导体衬底上形成具有第一低介电常数的第一介质层，且所述第一介质层包围栅极结构；在第一介质层上形成具有第二低介电常数的第二介质层，所述第二低介电常数高于所述第一低介电常数；依次刻蚀第二介质层和第一介质层至露出半导体衬底，在栅极结构两侧形成侧墙；以栅极结构及侧墙为掩膜，在栅极结构及侧墙两侧的半导体衬底内形成重掺杂区。本发明专利技术MOS晶体管侧墙的介电常数K降低，使MOS晶体管的总电容相应减小。

【技术实现步骤摘要】
MOS晶体管及其形成方法
本专利技术涉及半导体
，尤其涉及MOS晶体管及其形成方法。
技术介绍
随着半导体制造技术以及相关配套技术的不断发展进步，在单位面积内容纳的晶体管数目不断增加，集成电路集成度越来越高，每个晶体管的尺寸越来越小。当晶体管尺寸缩小时，其栅极的长度也会随之变短。但是随着栅极长度的缩短，在离子注入过程中，出现了很多影响晶体管正常工作的负面效应，比如短沟道效应(Shot Channel Effect, SCE)。 为解决短沟道效应，现有形成MOS晶体管过程中，会在栅极两侧形成侧墙(spacer)。具体如图1?2所示，图1中首先提供半导体衬底10 ;在所述半导体衬底10上形成栅介质层11 ;在栅介质层11上形成栅极12 ;形成栅极12后，对半导体衬底10进行离子注入形成轻掺杂区(LDD) 13 ;在半导体衬底10上及栅极周围形成氮化硅层14。图2中，对氮化硅层14进行刻蚀形成侧墙141 ;形成侧墙后，对半导体衬底10进行离子注入形成重掺杂区16。 如图3所示，由于MOS晶体管的总电容Cot与栅极12与轻掺杂区13之间的外边缘电容Ctjf、栅极12与轻掺杂区13之间的内边缘电容Cif及栅极12与深层次介质层11之间的叠加电容Cd。有关，即:C0V = C0f+Cif+Cd0O然而现有位于栅极两侧的侧墙材料通常是介电常数K为7.5的氮化硅，由于氮化硅的介电常数较大，导致栅极12与轻掺杂区13之间的外边缘电容Ctjf也增大，尤其是随着半导体器件集成度的提高，栅极尺寸不断变小，外边缘电容Ctjf值的增大变得更为严重，进而造成MOS晶体管的总电容Cot值相应变大，影响器件的性倉泛。 因而，如何减小栅极与轻掺杂区之间外边缘电容Ctjf，进而减小MOS晶体管的总电容成为了本领域技术人员亟需解决的问题。
技术实现思路
本专利技术解决的问题是提供一种MOS晶体管及其形成方法，防止栅极与轻掺杂区之间的外边缘电容Ctjf增大，进而防止MOS晶体管的总电容Cot增大。 为解决上述问题，本专利技术提供一种MOS晶体管的形成方法，包括下列步骤:在半导体衬底上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构；以栅极结构为掩模，在栅极结构两侧的半导体衬底内进离子注入，形成轻掺杂区；在半导体衬底上形成具有第一低介电常数的第一介质层，且所述第一介质层包围栅极结构；在第一介质层上形成具有第二低介电常数的第二介质层，所述第二低介电常数高于所述第一低介电常数；依次刻蚀第二介质层和第一介质层至露出半导体衬底，在栅极结构两侧形成侧墙；以栅极结构及侧墙为掩膜，在栅极结构及侧墙两侧的半导体衬底内形成重掺杂区。 可选的，所述第一介质层为单层结构或堆叠结构。 可选的，当所述第一介质层为单层结构时，材料为氮氧化硅，厚度为4?5纳米，介电常数为4.5。 可选的，当所述第一介质层为堆叠结构时，第一子介质层和位于第一子介质层上的第二子介质层。 可选的，所述第一子介质层的材料为氧化硅，厚度为2?3纳米，介电常数为4.5。 可选的，所述第二子介质层的材料为氮氧化硅，厚度为1.5?2.5纳米，介电常数为 2.5。 可选的，形成第一介质层的方法为原子层沉积法。 可选的，所述第二介质层的材料为氮碳氧化硅，厚度为1.5?2.5纳米，介电常数为 5.2。 可选的，形成第二介质层的方法为原子层沉积法。 可选的，刻蚀第二介质层和第一介质层的方法为湿法刻蚀，采用的刻蚀溶液为磷酸，质量百分比浓度为80%?90%。 可选的，当第一介质层为单层结构时，所述刻蚀溶液对第一介质层的刻蚀速率为8?300埃/分，对第二介质层的刻蚀速率为小于5埃/分。 可选的，所述刻蚀溶液对第一子介质层的刻蚀速率为60?300埃/分，对第二子介质层的刻蚀速率为8?300埃/分，对第二介质层的刻蚀速率为小于5埃/分。 本专利技术还提供一种MOS晶体管，包括:半导体衬底，位于半导体衬底上的栅极结构，位于栅极结构两侧半导体衬底内的轻掺杂区，位于栅极结构两侧的侧墙，位于栅极结构及侧墙两侧半导体衬底内的重掺杂区，其中所述侧墙包括:位于栅极结构两侧的具有第一低介电常数的第一介质层，位于第一介质层上的具有第二低介电常数的的第二介质层，所述第二低介电常数高于所述第一低介电常数。 可选的，所述第一介质层为单层结构或堆叠结构。 可选的，当所述第一介质层为单层结构时，材料为氮氧化硅，厚度为4?5纳米，介电常数为4.5。 可选的，当所述第一介质层为堆叠结构时，第一子介质层和位于第一子介质层上的第二子介质层。 可选的，所述第一子介质层的材料为氧化硅，厚度为2?3纳米，介电常数为4.5。 可选的，所述第二子介质层的材料为氮氧化硅，厚度为1.5?2.5纳米，介电常数为 2.5。 可选的，所述第二介质层的材料为氮碳氧化硅，厚度为1.5?2.5纳米，介电常数为 5.2。 与现有技术相比，本专利技术的技术方案具有以下优点: 本技术方案中形成的MOS晶体管侧墙由多层低介电常数介质层组成，其中，最靠近栅极结构的介质层的介电常数最低，依次向外形成的介质层介电常数不断增加，侧墙的介电常数K降低，使栅极与轻掺杂区之间的外边缘电容Ctjf减小，进而使MOS晶体管的总电容相应减小，提高的器件的性能。 另外，介质层K值由内至外相对增加，在后续刻蚀过程中外层介质层能有效保护内层介质层免被损伤的同时，还能保证整个侧墙的K值相对降低，减小电容及保证介质层的完整性。 进一步，最外层的介质层中含有碳元素，刻蚀溶液对含碳元素的介质层的刻蚀速率最慢，在刻蚀过程中有效保护内层介质层免被刻蚀溶液过分损伤，有效提高了器件完整性。 【附图说明】 图1?图2是现有形成MOS晶体管的不意图； 图3是现有形成的MOS晶体管内电容分布示意图； 图4是侧墙的介电常数与电容值的关系图； 图5?图8是本专利技术形成MOS晶体管的第一实施例示意图； 图9是本专利技术与现有技术在形成MOS晶体管过程中采用不同材料形成侧墙时K值的变化图； 图10?图13是本专利技术形成MOS晶体管的第二实施例示意图。 【具体实施方式】 现有在制作MOS晶体管的过程中，由于侧墙材料通常选择介电常数K为7.5的氮化硅，而侧墙的K值大小直接影响栅极12与轻掺杂区13之间的外边缘电容Ctjf，进而导致MOS晶体管总电容Cot值；从图4中可看出，侧墙的K值越大，就会造成MOS晶体管的总电容Cov值越大。而单纯采用一种低K材料代替氮化硅作为侧墙，也存在一些问题，比如K值的减小有一定的度，另外过低K值材料可能在后续刻蚀过程中造成损伤严重。 为了解决上述问题，本专利技术实施例给出采用形成K值过渡的侧墙，最靠近栅极结构的介质层的介电常数最低，依次向外形成的介质层介电常数不断增加，在使K值降低的同时，由于外层介质层的保护，使内层介电常数相对低的介质层不被损伤，提高了半导体器件的性能及完整性。 为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。 第一实施例 图5?图8是本专利技术形成MOS晶体管的第一实施例示意图。 如图5所示，提供半导体衬底100。 本实施例中，所述半导体衬底100本文档来自技高网...

【技术保护点】
一种MOS晶体管的形成方法，其特征在于，包括下列步骤：在半导体衬底上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构；以栅极结构为掩模，在栅极结构两侧的半导体衬底内进离子注入，形成轻掺杂区；在半导体衬底上形成具有第一低介电常数的第一介质层，且所述第一介质层包围栅极结构；在第一介质层上形成具有第二低介电常数的第二介质层，所述第二低介电常数高于所述第一低介电常数；依次刻蚀第二介质层和第一介质层至露出半导体衬底，在栅极结构两侧形成侧墙；以栅极结构及侧墙为掩膜，在栅极结构及侧墙两侧的半导体衬底内形成重掺杂区。

【技术特征摘要】
1.一种MOS晶体管的形成方法，其特征在于，包括下列步骤: 在半导体衬底上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构； 以栅极结构为掩模，在栅极结构两侧的半导体衬底内进离子注入，形成轻掺杂区； 在半导体衬底上形成具有第一低介电常数的第一介质层，且所述第一介质层包围栅极结构； 在第一介质层上形成具有第二低介电常数的第二介质层，所述第二低介电常数高于所述第一低介电常数； 依次刻蚀第二介质层和第一介质层至露出半导体衬底，在栅极结构两侧形成侧墙； 以栅极结构及侧墙为掩膜，在栅极结构及侧墙两侧的半导体衬底内形成重掺杂区。2.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，所述第一介质层为单层结构或堆叠结构。3.根据权利要求2所述的MOS晶体管的形成方法，其特征在于，当所述第一介质层为单层结构时，材料为氮氧化硅，厚度为4?5纳米，介电常数为4.5。4.根据权利要求2所述的MOS晶体管的形成方法，其特征在于，当所述第一介质层为堆叠结构时，第一子介质层和位于第一子介质层上的第二子介质层。5.根据权利要求4所述的MOS晶体管的形成方法，其特征在于，所述第一子介质层的材料为氧化娃，厚度为2?3纳米,介电常数为4.5。6.根据权利要求4所述的MOS晶体管的形成方法，其特征在于，所述第二子介质层的材料为氮氧化硅，厚度为1.5?2.5纳米，介电常数为2.5。7.根据权利要求2所述的MOS晶体管的形成方法，其特征在于，形成第一介质层的方法为原子层沉积法。8.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，所述第二介质层的材料为氮碳氧化娃，厚度为1.5?2.5纳米,介电常数为5.2。9.根据权利要求8所述的MOS晶体管的形成方法，其特征在于，形成第二介质层的方法为原子层沉积法。10.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，刻蚀...

【专利技术属性】
技术研发人员：虞肖鹏，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31