半导体装置制造方法及图纸

一种半导体装置，具备第1导电型的第1基底层。第2导电型的第2基底层设在第1基底层上。第1导电型的第1半导体层设在第2基底层的与上述第1基底层相反的一侧。第2导电型的第2半导体层设在第1基底层的与第2基底层相反的一侧。多个第1电极隔着第1绝缘膜设在第1半导体层及第2基底层中。第2电极在相邻的第1电极之间、隔着第2绝缘膜设在第1半导体层及第2半导体层中。第2电极侧的第1基底层的电阻比栅极电极侧的第1基底层的电阻低。

【技术实现步骤摘要】
半导体装置相关申请本申请享受以日本专利申请2013 — 188304号(申请日:2013年9月11日)为基础申请的优先权。本申请通过参照该基础申请而包括基础申请的全部内容。
本专利技术的实施方式涉及半导体装置。
技术介绍
以往，为了降低 IGBT (Insulated Gate Bipolar Transistor,绝缘栅双极型晶体管)的开启电压而考虑提高η型基底层与ρ型基底层之间的η型阻挡层的杂质浓度。如果提高η型阻挡层的杂质浓度，则η型阻挡层的势垒变大，蓄积在η型基底层中的空穴变多，所以IGBT的开启电压降低。 但是，如果提高η型阻挡层的杂质浓度，则被沿着MOS沟道的电子电流拉近而蓄积到沟槽型栅极的周围的空穴增多。如果蓄积到沟槽型栅极的周围的空穴变多，则在沟槽型栅极中被激发出负的电荷，沟槽型栅极的栅极输入电容变小(负性电容化)。这样，在沟槽型栅极的栅极输入电容出现负性电容化时，栅极电极的电位上升，在IGBT中流过过大的电流，有IGBT在发射极与集电极之间引起短路破坏的问题。
技术实现思路
本专利技术的实施方式提供一种能够抑制发射极与集电极之间的短路破坏的半导体 >J-U ρ?α装直。 本技术方案的半导体装置具备第I导电型的第I基底层。第2导电型的第2基底层设在第I基底层上。第I导电型的第I半导体层设在第2基底层的与上述第I基底层相反的一侧。第2导电型的第2半导体层设在第I基底层的与第2基底层相反的一侧。多个第I电极隔着第I绝缘膜设在第I半导体层及第2基底层中。第2电极在相邻的第I电极之间，隔着第2绝缘膜设在第I半导体层及第2半导体层中。第2电极侧的第I基底层的电阻比栅极电极侧的第I基底层的电阻低。 【附图说明】 图1是表示遵循第I实施方式的IGBT100的结构的一例的剖视图。 图2是沿着图1的2 — 2线的部分的俯视图。 图3是表示遵循第2实施方式的IGBT200的结构的一例的剖视图。 图4是表示遵循第3实施方式的IGBT300的结构的一例的剖视图。 【具体实施方式】 以下，参照【附图说明】本专利技术的实施方式。另外，本专利技术并不限定于实施方式。 在以下的实施方式中，半导体装置的上下方向为了方便而表示相对方向，有与遵循重力加速度的上下方向不同的情况。 (第I实施方式) 图1是表示遵循第I实施方式的IGBT100的结构的一例的剖视图。IGBT100具备η 一型的第I基底层10、η+型的第I阻挡层15、ρ型的第2基底层20、ρ+型的电荷抽取层30、η+型的发射极层40、发射极电极50、第I绝缘膜60(以后，称作栅极绝缘膜60)、第2绝缘膜65、第I电极70 (以后，称作栅极电极70)、第2电极75、η+型的第2阻挡层80、ρ+型的集电极层90和集电极电极95。 第I基底层(以下，称作η基底层)10是载流子(电子或空穴)漂移的半导体层。在η基底层10之上设有第I阻挡层15。第I阻挡层15为了提高IE (Inject1n Enhanced,注入增强)效应、使开启电压降低而设置。在第I阻挡层15上设有第2基底层(以下，称作P基底层)20。当IGBT100动作时，在ρ基底层20上形成沟道区域。在ρ基底层20内设有电荷抽取层30。电荷抽取层30为了将在η基底层10中漂移移动来的空穴向发射极电极50抽取而设置。在P基底层20及电荷抽取层30上，设有作为第I半导体层的发射极层40。 在相互邻接的发射极层40间设有栅极电极70或第2电极75。栅极电极70及第2电极75从发射极层40的表面延伸到η基底层10。栅极电极70隔着栅极绝缘膜60而面向发射极层40、ρ基底层20及η基底层10。第2电极75隔着第2绝缘膜65而面向发射极层40、ρ基底层20及η基底层10。 进而，在发射极层40及第2电极75上设有发射极电极50，以使其与发射极层40及第2电极75电连接。在本实施方式中，从发射极电极50及发射极层40供给电子。在栅极电极70上设有层间绝缘膜ILD(Inter LayerDielectric,层间电介质)。由此,将栅极电极70与发射极电极50绝缘。此外，电荷抽取层30对于图1的纸面在垂直方向(栅极电极70的延伸方向)上直接连接在发射极电极50上。 图2是沿着图1的2 — 2线的部分的俯视图。在图2中表示电荷抽取层30及发射极层40的上表面。如图2所示，电荷抽取层30及发射极层40在栅极电极70的延伸方向上交替地出现在表面上。由此，电荷抽取层30及发射极层40在栅极电极70的延伸方向上交替地接触在发射极电极50上。 再次参照图1，在η基底层10的与阻挡层15相反的一侧，设有第2阻挡层80。在第2阻挡层80之下设有作为第2半导体层的集电极层90。第2阻挡层80是场截止层。场截止层是为了抑制当IGBT100从开启状态向关闭状态转移时、从ρ基底层20与阻挡层15的ρη结延伸的空乏层到达P+集电极层90而设置的。在集电极层90之下设有集电极电极95，以使其与集电极层90电连接。在本实施方式中，从集电极电极95及集电极层90供给空穴。 在发射极层40、ρ基底层20及第I阻挡层15的两侧设有第I沟槽TRl及第2沟槽TR2。沟槽TRl、TR2设在从发射极层40经由ρ基底层20、第I阻挡层15而达到η基底层10的位置(深度)。换言之，沟槽TR1、TR2的一端位于发射极层40，沟槽TR1、TR2的另一端设在η基底层10中。 在沟槽TRl的内侧设有栅极绝缘膜60。进而，栅极电极70经由栅极绝缘膜60被埋入在沟槽TRl内。栅极电极70与沟槽TRl都对于图1的纸面在垂直方向上延伸。换言之，栅极电极70隔着栅极绝缘膜60设在发射极层40及ρ基底层20中。 在沟槽TR2的内侧设有第2绝缘膜65。进而，第2电极75隔着第2绝缘膜65埋入在沟槽TR2内。如图2所示，第2电极75也与沟槽TR2 —起在图1的纸面的垂直方向上延伸。换言之，第2电极75隔着第2绝缘膜65设在发射极层40及ρ基底层20中。 沟槽TRl及TR2在相对于它们的延伸方向大致正交的方向Dl上交替地配置。栅极电极70及第2电极75也在Dl方向上交替地配置。因而，如图1所示，第2电极75对置于栅极电极70的两侧而设置。在IGBT100的动作时，在栅极电极70上施加电压(例如正电压)，而第2电极75被维持为与发射极电极50大致同电位。S卩，第2电极75由于作为发射极电位电极发挥功能，所以也可以改称作第2发射极电极。另外，所谓大致同电位，不仅是电位差为零的情况，也包括被施加实质上相等的电压的情况。 η基底层10、ρ基底层20、电荷抽取层30、第I及第2阻挡层15、80、发射极层40、集电极层90例如使用硅形成。栅极绝缘膜60、第2绝缘膜65及层间绝缘膜ILD例如使用硅氧化膜或硅氮化膜等绝缘膜形成。栅极电极70及第2电极75例如使用掺杂的多晶硅等形成。进而，发射极电极50及集电极电极95例如使用铝、AlS1、钛、钨等低电阻金属形成。 接着，简单地说明IGBT100的动作。为了使IGBT100成为开启状态，对栅极电极70施加电压(例如正电压)，在P基底层20中形成沟道。并且，对集电极电极95施加比发射极电极50本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，具备：第1导电型的第1基底层；第2导电型的第2基底层，设在上述第1基底层上；第1导电型的第1半导体层，设在上述第2基底层的与上述第1基底层相反的一侧；第2导电型的第2半导体层，设在上述第1基底层的与上述第2基底层相反的一侧；多个第1电极，隔着第1绝缘膜设在上述第1半导体层及上述第2基底层中；以及第2电极，在相邻的上述第1电极之间，隔着第2绝缘膜设在上述第1半导体层及上述第2基底层中，上述第2电极侧的上述第1基底层的电阻比上述第1电极侧的上述第1基底层的电阻低。

【技术特征摘要】
2013.09.11 JP 2013-1883041.一种半导体装置，其特征在于， 具备: 第I导电型的第I基底层； 第2导电型的第2基底层，设在上述第I基底层上；第I导电型的第I半导体层，设在上述第2基底层的与上述第I基底层相反的一侧；第2导电型的第2半导体层，设在上述第I基底层的与上述第2基底层相反的一侧；多个第I电极，隔着第I绝缘膜设在上述第I半导体层及上述第2基底层中；以及第2电极，在相邻的上述第I电极之间，隔着第2绝缘膜设在上述第I半导体层及上述第2基底层中， 上述第2电极侧的上述第I基底层的电阻比上述第I电极侧的上述第I基底层的电阻低。2.如权利要求1所述的半导体装置，其特征在于， 上述第2电极是与上述第I半导体层大致相等的电压。3.如权利要求1所述的半导体装置，其特征在于， 设在上述第I基底层与上述第2电极之间的第2绝缘膜的膜厚比设在上述第I基底层与上述第I电极之间的第I绝缘膜的膜厚薄。4.如权利要求2所述的半导体装置，其特征在于， 设在上述第I基底层与上述第2电极之间的第2绝缘膜的膜厚比设在上述第I基底层与上述第I电极之间的第I绝缘膜的膜厚薄。5.如权利要求1所述的半导体装置，其特征在于， 上述第2电极侧的上述第I基底层的第I导电型杂质的浓度比上述第I电极侧的上述第I基底层的第I导电型杂质的浓度小。6.如权利要求2所述的半导体装置，其特征在于， 上述第2电极侧的上述第I基底层的第I导电型杂质的浓度比上述第I电极侧的上述第I基底层的第I导电型杂质的浓度小。7.如权利要求1所述的半导体装置，其特征在于， 还具备设在上述第2电极侧的上述第I基底层与上述第2绝缘膜之间的第2导电型的漂移扩散层。8.如权利要求1所述的半导体装置，其特征在于，还具备: 第I导电型的第I阻挡层，设在上述第I基底层与上述第2基底层之间；以及 第I导电型的第2阻挡层，设在上述第I基底层与上述第2半导体层之间。9.一种半导体装置，其特征在于， 具备: 第I导电型的第I基底层； 第2导电型的第2基底层，设在上述第I基底层上； 第I导电型的第I半导体层，设在上述第2基底层的与上述第I基底层相反的一侧； 第2导电型的第2半导体层，设在上述第I基底层的与上述第2基底层相反的一侧； 多个第I电极，隔着第I绝缘膜设在上述第I半导体层及上述第2基底层中；以及 第2电极，在相邻的上述第I电极之间，隔着第2绝缘膜设在上述第I半导体层及上述第2基底层中， 上述第2绝缘膜的膜厚比上述第I绝缘膜的膜厚薄。10.如权利要求9所述的半导体装置，其特征在于...

【专利技术属性】
技术研发人员：三须伸一郎，中村和敏，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本;JP