具有终端环的半导体芯片结构及其制造方法技术

一种具有终端环的半导体芯片结构及其制造方法，所述具有终端环的半导体芯片结构包括：半导体基底，所述半导体基底的第一表面具有主芯片区和围绕主芯片区的终端环，所述主芯片区和终端环表面具有聚合物保护层，所述主芯片区包括半导体衬底内的阱区、位于阱区和半导体衬底表面的层间金属层和介质层的堆叠结构，所述终端环为对堆叠结构、半导体衬底进行刻蚀形成的沟槽，所述沟槽的深度大于堆叠结构和阱区的总厚度，且所述沟槽暴露出所述主芯片区的阱区侧壁。由于沟槽去除了大部分阱区材料，大幅降低主芯片区边缘的表面感应电场，主芯片区边缘不容易被击穿，本发明专利技术的终端环的宽度可以缩小为原来的1/3以上，大大降低了终端环的面积。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，尤其涉及一种。
技术介绍
目前在高压芯片的制造过程中，高压的分离器件在主芯片周围会留一定宽度的终端保护环(也称缓冲环)，用于耐压及降低感应电场。对于中低电压的分离器件的设计，终端保护环所占的面积不会很大，而且寄生的器件，并不会太多的影响主芯片的可靠性。高压分离器件高压端口通常在背面引出，且会在表面产生一定的感应电场，为了减小表面电场强度，要求非常宽的终端缓冲区域以满足直流和交流的耐压要求。500V的高压器件其缓冲区通常超过了 120um，缓冲面积占整体芯片面积的比例通常很高。 终端保护环的隔离，传统工艺采用场氧化层隔离、注入隔离，以及金属场板或多晶硅场板隔离，其目的就是为了耐压及减低感应电场对器件有效区域的影响，但是都会引入寄生器件，例如引入寄生电容而影响到器件的交流特性。
技术实现思路
本专利技术解决的问题是提供一种，能在保证耐压的前提下降低终端环的面积，且寄生电容较小。 为解决上述问题，本专利技术提供一种一种具有终端环的半导体芯片结构，其特征在于，包括:半导体基底，所述半导体基底包括第一表面和相对的第二表面，所述半导体基底的第一表面具有主芯片区和围绕主芯片区的终端环，所述主芯片区和终端环表面具有聚合物保护层，所述主芯片区包括半导体衬底内的阱区、位于阱区和半导体衬底表面的层间金属层和介质层的堆叠结构，所述终端环为对堆叠结构、半导体衬底进行刻蚀形成的沟槽，所述沟槽的深度大于堆叠结构和阱区的总厚度，且所述沟槽暴露出所述主芯片区的阱区侧壁。 可选的，所述主芯片区为分离器件或芯片。 可选的，所述聚合物保护层横跨沟槽上方，沟槽内形成完全的空气隔离式沟槽。 可选的，所述聚合物保护层的材料的介电常数小于等于3。 可选的，所述聚合物保护层的材料为聚酰胺、聚酰亚胺、聚四氟乙烯、聚芳基醚、聚芳基醚酮、苯并噁嗪聚合物、苯并环丁烯树脂、SiLK、聚喹啉其中的一种。 可选的，所述半导体基底的第二表面具有再布线金属层。 可选的，芯片的划片道位于所述沟槽内。 本专利技术实施例还提供了一种具有终端环的半导体芯片结构的制造方法，包括: 提供半导体基底，所述半导体基底包括半导体衬底、位于半导体衬底内的阱区、位于阱区和半导体衬底表面的层间金属层和介质层的堆叠结构，所述阱区对应的位置为主芯片区； 对半导体基底主芯片区周围的堆叠结构进行刻蚀，直到暴露出堆叠结构底部的半导体衬底，形成沟槽，所述沟槽的深度大于堆叠结构和阱区的总厚度，且所述沟槽暴露出所述主芯片区的阱区侧壁，所述沟槽作为主芯片区的终端环； 在所述堆叠结构和终端环表面形成聚合物保护层。 可选的，形成所述沟槽的工艺为干法刻蚀工艺、湿法刻蚀工艺或两者的结合。 可选的，还包括，在所述半导体基底的第二表面形成再布线金属层。 可选的，芯片的划片道位于所述沟槽内。 可选的，形成所述沟槽后，在形成聚合物保护层之前，在所述沟槽内部进行钝化处理。 与现有技术相比，本技术方案具有以下优点: 由于本专利技术是在由于完成硅片后道工艺制作后，在主芯片区周围刻蚀形成沟槽，后续不会有进一步的工艺填充介质层或层间金属层，即以空气作为主芯片区与周边区域的隔离。由于沟槽去除了大部分阱区材料，大幅降低主芯片区边缘的表面感应电场，主芯片区边缘不容易被击穿，终端环的宽度可以缩小为原来的1/3以上，大大降低了终端环的面积。 【附图说明】 图1?图5是本专利技术实施例的具有终端环的半导体芯片结构的制造过程的剖面结构示意图。 【具体实施方式】 下面结合附图，通过具体实施例，对本专利技术的技术方案进行清楚、完整的描述。 请参考图5，为本专利技术第一实施例的具有终端环的半导体芯片结构的剖面结构示意图，包括:半导体基底10，所述半导体基底10包括第一表面11和相对的第二表面12，所述半导体基底10的第一表面11具有主芯片区13和围绕主芯片区I的终端环14，所述主芯片区13和终端环14表面具有聚合物保护层21，所述半导体基底10的第二表面具有再布线金属层22。 所述半导体基底10包括半导体衬底15和位于半导体衬底15表面的堆叠结构16，其中在主芯片区13中，所述半导体衬底15内形成有阱区17，在所述阱区17的表面具有堆叠结构16，所述堆叠结构16为介质层18和层间金属层19的堆叠结构，在本图5中，仅示出了一层介质层18和一层层间金属层19。在其他实施例中，所述堆叠结构还可以包括多层介质层和多层层间金属层交叉堆叠的多层堆叠结构，多层层间金属层之间通过导电插塞相连接。 所述半导体衬底为硅衬底、锗衬底、氮化镓衬底等其中的一种，所述介质层为氧化硅层或低K介质材料层，所述主芯片区13为高压或低压的分离器件或芯片，例如功率器件或闻压驱动电路芯片等。 在本实施例中，所述阱区17的杂质离子掺杂类型与半导体衬底的杂质离子掺杂类型相反，当阱区为P型阱区时，所述半导体衬底为N型衬底，当阱区为N型阱区时，所述半导体衬底为P型衬底。 所述终端环14为对堆叠结构16、半导体衬底15进行刻蚀形成的沟槽20，所述沟槽20的深度大于堆叠结构16和阱区17的总厚度，且所述沟槽20暴露出所述主芯片区13的阱区17侧壁。由于所述沟槽20的侧壁暴露出阱区侧壁和位于阱区底部的半导体衬底，所述终端环14仍然能够提供足够的耐压值。沟槽刻蚀深度和宽度依据不同工艺及电路工作电压的要求、产品的耐压做调整，深度可以从I?50um，或者更深。宽度根据沟槽两侧(靠近芯片一侧和靠近边缘一侧)的压降差做适当调整。 所述沟槽20在形成堆叠结构16以后对堆叠结构16、半导体衬底15进行刻蚀形成。由于完成娃片后道工艺制作后，直接在王芯片区周围形成沟槽，后续不会有进一步的工艺填充介质层或层间金属层，即以空气作为主芯片区与周边区域的隔离。由于空气相对硅和氧化硅更低的相对介电常数，不容易被击穿，终端环的宽度可以缩小为原来的1/3以上，大大降低了终端环的面积。 如果刻蚀形成沟槽的工艺放在前端工艺，由于空的沟槽有可能使硅片在涉及高温过程的前端工艺中产生翘曲，影响硅片的加工及芯片的可靠性，且在后续的工艺也会在沟槽里面填入金属、二氧化硅等，大大减低沟槽终端的效果。本工艺的终端沟槽在完成后道工艺后形成，对原硅片加工工艺无影响，只需在硅片制作完成后加一道掩膜和刻蚀工艺即可。 在本实施例中，在所述主芯片区13和终端环14表面还具有聚合物保护层21，所述聚合物保护层21对半导体基底10的第一表面进行钝化保护，由于所述沟槽20的宽度变小，通过淀积形成的聚合物保护层21会横跨在所述沟槽20上，使得所述沟槽形成完全的空气隔离式沟槽。如果主芯片区是高压器件，沟槽的宽度会较宽，聚合物会部分填充进沟槽内，会进一步会提高沟槽的耐压。 在本实施例中，所述聚合物保护层21的材料的介电常数小于等于3，为低K介质材料，例如聚酰胺、聚酰亚胺、聚四氟乙烯、聚芳基醚、聚芳基醚酮、苯并噁嗪聚合物、苯并环丁烯树脂、SiLK、聚喹啉等其中的一种。由于空气的介电常数接近1，利用所述空气隔离式沟槽作为隔离结构所产生的寄生电容较小，不会影响交流特性。即使聚合物会部分填充进沟槽，由于所述聚合物的介电常数较低，与现有技术相比，也会降低寄生电容。 在本实施例中，所述本文档来自技高网...

【技术保护点】
一种具有终端环的半导体芯片结构，其特征在于，包括：半导体基底，所述半导体基底包括第一表面和相对的第二表面，所述半导体基底的第一表面具有主芯片区和围绕主芯片区的终端环，所述主芯片区和终端环表面具有聚合物保护层，所述主芯片区包括半导体衬底内的阱区、位于阱区和半导体衬底表面的层间金属层和介质层的堆叠结构，所述终端环为对堆叠结构、半导体衬底进行刻蚀形成的沟槽，所述沟槽的深度大于堆叠结构和阱区的总厚度，且所述沟槽暴露出所述主芯片区的阱区侧壁。

【技术特征摘要】
1.一种具有终端环的半导体芯片结构，其特征在于，包括:半导体基底，所述半导体基底包括第一表面和相对的第二表面，所述半导体基底的第一表面具有主芯片区和围绕主芯片区的终端环，所述主芯片区和终端环表面具有聚合物保护层，所述主芯片区包括半导体衬底内的阱区、位于阱区和半导体衬底表面的层间金属层和介质层的堆叠结构，所述终端环为对堆叠结构、半导体衬底进行刻蚀形成的沟槽，所述沟槽的深度大于堆叠结构和阱区的总厚度，且所述沟槽暴露出所述主芯片区的阱区侧壁。2.如权利要求1所述的具有终端环的半导体芯片结构，其特征在于，所述主芯片区为分离器件或芯片。3.如权利要求1所述的具有终端环的半导体芯片结构，其特征在于，所述聚合物保护层横跨沟槽上方，沟槽内形成完全的空气隔离式沟槽。4.如权利要求3所述的具有终端环的半导体芯片结构，其特征在于，所述聚合物保护层的材料的介电常数小于等于3。5.如权利要求1所述的具有终端环的半导体芯片结构，其特征在于，所述聚合物保护层的材料为聚酰胺、聚酰亚胺、聚四氟乙烯、聚芳基醚、聚芳基醚酮、苯并噁嗪聚合物、苯并环丁烯树脂、SiLK、聚喹啉其中的一种。6.如权利要求1所述的具有终端环的半导体芯片结构，其特征在于，所述半导体基底的第二表面具有再布线金属层。7...

【专利技术属性】
技术研发人员：王永成，周逊伟，陆阳，
申请(专利权)人：杰华特微电子杭州有限公司，
类型：发明
国别省市：浙江;33