半导体器件制造技术

本发明专利技术提供了一种半导体器件和制造该半导体器件的方法。该半导体器件包括：设置为分离于漏极区的源极区、包围源极区的第一本体区、设置在漏极区之下的深阱区、以及设置在第一本体区之下的第二本体区。第二本体区的底表面与深阱区的底表面不共面，并且第一本体区具有不同于第二本体区的导电类型。

【技术实现步骤摘要】
半导体器件相关申请的交叉引用本申请要求2013年8月9日在韩国知识产权局提交的韩国专利申请第10-2013-0095040号的权益，其全部公开内容通过弓I用并入本文中用于所有目的。
下面的描述涉及半导体器件，并且涉及在其中没有形成单独的外延层或埋层的情况下具有提高的击穿电压的高压横向MOSFET半导体器件和制造这样的高压横向MOSFET器件的方法。
技术介绍
在传统的N型横向双扩散金属氧化物半导体晶体管(LDMOS)中，包含源极区的本体区与地面电源连接。N型LDMOS从N+源极区到本体区的击穿电压在其范围内受到限制。例如，击穿电压被限制在20V或更小。 已经提出了多种用于提高LDMOS器件的低击穿电压的方法。例如，已经提出了一种形成扩展的深阱以包围本体区的方法和一种形成N-扩散区以包围N+源极区的方法。通过应用上述方法可以在一定程度上提高击穿电压。然而，获得的击穿电压的范围没有达到约100V或更大。此外，由于需要额外的制造步骤，所以用于制造MOSFET器件的成本随着这些方法而增加。 此外，已经提出了一种通过在衬底上形成厚的外延层并且在衬底与深阱区之间形成埋层来使本体区完全隔离于衬底的方法。不幸的是，形成埋层和厚的外延层的技术配置是不希望的，原因是需要高的单价。此外，有许多应用不需要本体区完全隔离于衬底的技术配置。 专利文献1:韩国公开特许公报第10-1998-074299号。
技术实现思路
提供本
技术实现思路
来以简化的形式介绍在下面的【具体实施方式】中进一步描述的一系列概念。本
技术实现思路
既无意于确定所要求保护的主题的关键特征和基本特征，也无意于被用作在确定所要求保护主题的范围时的辅助。 在一个一般性方面，半导体器件包括:设置为分离于漏极区的源极区、包围源极区的第一本体区、设置在漏极区之下的深阱区、以及设置在第一本体区之下的第二本体区，其中第二本体区的底表面与深阱区的底表面不共面，并且第一本体区具有不同于第二本体区的导电类型。 源极区和漏极区可以设置在衬底中。 第二本体区的深度可以比深阱区浅。 深阱区的杂质浓度可以不同于第二本体区的杂质浓度。 第二本体区的杂质浓度可以低于深阱区的杂质浓度。 在第二本体区的底表面处可以设置有至少一个下降区(或凹入区，dip)。 在另一个一般性方面，半导体器件包括:设置在衬底中并且包围源极区的本体区，以及设置在衬底中并且包围本体区和漏极区的深阱区，其中深阱区的在本体区之下的部分的深度不同于深阱区的在漏极区之下的部分的深度，并且本体区具有不同于深阱区的导电类型。 深阱区的在本体区之下的部分的深度可以比深阱区的在漏极区之下的部分的深度浅。 深阱区的在本体区之下的部分和深阱区的在漏极区之下的部分可以具有彼此不问的杂质浓度。 深阱区的在本体区之下的部分的杂质浓度可以低于深阱区的在漏极区之下的部分的杂质浓度。 本体区与深阱区的在本体区之下的部分可以形成PN结区。 本体区的导电类型可以不同于深阱区的导电类型。 在另一个一般性方面，半导体器件可以包括:具有第一导电类型的衬底；设置在衬底上的源极区和漏极区；包围源极区的具有第一导电类型的第一本体区；具有第二导电类型并且设置在漏极区之下的深阱；以及具有第二导电类型并且设置在第一本体区之下的第二本体区，其中第二本体区的深度不同于深阱的深度。 第二本体区的深度可以比深阱的深度浅。 深阱和第二本体区可以具有彼此不同的杂质浓度。 第二本体区的杂质浓度可以低于深阱的杂质浓度。 半导体器件的一般性方面还可以包括设置在深阱中的具有第一导电类型的埋层。 半导体器件的一般性方面还可以包括设置在第一本体区之下的具有第一导电类型的埋层 埋层的杂质浓度可以高于第一本体区的杂质浓度。 在另一个一般性方面，提供了一种形成半导体器件的方法，所述半导体器件包括第一导电类型的漏极区和源极区，源极区设置在本体区中，漏极区设置在深阱区中，该方法包括:使用具有多个开口的掩模在衬底中形成第一导电类型的深阱区，以及在深阱区中形成第二导电类型的本体区，其中深阱区的在本体区之下的部分的深度比深阱区的在漏极区之下的部分的深度浅。 在深阱区的底表面处可以设置至少一个下降区。 根据下面的具体实施方案、附图和权利要求，其他的特征和方面将是明显的。 【附图说明】 图1为示出半导体器件的实施例的图。 图2为示出半导体器件的另一实施例的图。 图3为示出半导体器件的另一实施例的图。 图4为示出半导体器件的另一实施例的图。 图5为示出半导体器件的另一实施例的图。 图6为示出半导体器件的另一实施例的图。 图7为示出半导体器件的另一实施例的图。 图8A、图8B和图8C为示出用于形成根据图5和图7的半导体器件的多种模拟结果的图。 在整个附图和【具体实施方式】中，除非另有说明或规定，将认为相同的附图标记指代相同的元件、特征和结构。附图可以不按比例绘制，为了清楚、说明和方便起见，附图中元件的相对大小、比例和描绘可以被放大。 【具体实施方式】 提供下面的【具体实施方式】以帮助读者全面地理解本文中描述的方法、装置和/或系统。然而，本文中描述的系统、装置和/或方法的多种变化方案、修改方案和等同方案，对于本领域普通技术人员而言将是明显的。所描述的处理步骤和/或操作的进行是实例；然而，处理步骤和/或操作的顺序不限于本文中所述，并且除了必须按照一定的顺序发生的步骤和/或操作之外，处理步骤和/或操作的顺序可以根据本领域所已知的进行变化。同样，为了增加清楚和简洁，可以省略本领域的普通技术人员所公知的功能和结构的描述。 本文中描述的特征可以以不同的形式实现，并且不应将其理解为仅限于本文中所描述的实施例。相反，提供本文中描述的实施例使得本公开内容更加全面和完整，并且将本公开的全部范围传达给本领域的普通技术人员。 此外，应该理解，尽管本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不受这些术语限制。这些术语仅用于使一个元件区分于另一元件。 此外，本文中所使用的术语仅是为了描述具体实施方案的目的并且无意于限制本专利技术。除非上下文中清楚地另外指出，否则本文中使用的单数形式旨在也包括复数形式。应该理解，在本说明书中使用的术语“包括”或“包含”是为了列举所陈述的特征、整体、步骤、操作、元件、部件或其组合的存在，但是不排除包含一个或更多个附加的特征、整体、步骤、操作、元件、部件或其组合。 此外，在本文中可以使用空间相关术语，例如“下”、“之下”、“下部” “上”和“上部”来简易地描述如图中所示的一个器件或另一元件与另一器件或元件之间的相对关系。应该理解空间相关术语旨在除了图中描述的取向之外，还包含在使用或操作时的器件的不同取向。例如，如果图中的器件被颠倒，则描述为在另一器件的“下”或“之下”的器件将被调整为在另一器件的“上”或“上部”。因此，示例性的术语可以包括上和下的两个方向。除此之夕卜，可以对器件进行取向，因此，本文中所用的空间相关术语可以根据该取向进行解释。 此外，术语“第一导电类型”和“第二导电类型”代表相反的导电类型例如P型或N型，并且本文中描述的实施方案包括互补的实施方案。根据一个实施方案，本文档来自技高网...

【技术保护点】
一种半导体器件，包括：设置为分离于漏极区的源极区；包围所述源极区的第一本体区；设置在所述漏极区下的深阱区；以及设置在所述第一本体区下的第二本体区，其中所述第二本体区的底表面与所述深阱区的底表面不共面；并且所述第一本体区具有不同于所述第二本体区的导电类型。

【技术特征摘要】
2013.08.09 KR 10-2013-00950401.一种半导体器件，包括: 设置为分离于漏极区的源极区； 包围所述源极区的第一本体区； 设置在所述漏极区下的深阱区；以及 设置在所述第一本体区下的第二本体区， 其中所述第二本体区的底表面与所述深阱区的底表面不共面；并且 所述第一本体区具有不同于所述第二本体区的导电类型。2.根据权利要求1所述的半导体器件，其中所述源极区和所述漏极区设置在衬底中。3.根据权利要求1所述的半导体器件，其中所述第二本体区的深度比所述深阱区浅。4.根据权利要求1所述的半导体器件，其中所述深阱区的杂质浓度不同于所述第二本体区的杂质浓度。5.根据权利要求1所述的半导体器件，其中所述第二本体区的杂质浓度低于所述深阱区的杂质浓度。6.根据权利要求1所述的半导体器件，其中在所述第二本体区的所述底表面处设置有至少一个下降区。7.一种半导体器件，包括: 设置在衬底中并且包围源极区的本体区，以及 设置在所述衬底中并且包围所述本体区和漏极区的深阱区， 其中所述深阱区的在所述本体区之下的部分的深度不同于所述深阱区的在所述漏极区之下的部分的深度；以及 所述本体区具有不同于所述深阱区的导电类型。8.根据权利要求7所述的半导体器件，其中所述深阱区的在所述本体区之下的部分的深度比所述深阱区的在所述漏极区之下的部分的深度浅。9.根据权利要求7所述的半导体器件，其中所述深阱区的在所述本体区之下的部分和所述深阱区的在所述漏极区之下的部分具有彼此不同的杂质浓度。10.根据权利要求7所述的半导体器件，其中所述深阱区的在所述本体区之下的部分的杂质浓度低于所述深阱区的在所述漏极区之下的部分的杂质浓度。11...

【专利技术属性】
技术研发人员：赫伯特·弗朗索瓦，孙一山，金宁培，金荣珠，金光佚，吴仁泽，文振宇，
申请(专利权)人：美格纳半导体有限公司，
类型：发明
国别省市：韩国;KR