一种半导体器件结构及其制造方法技术

本发明专利技术公开了一种半导体器件结构及其制造方法，通过对第二柱状区的横向变掺杂的方式，使得半导体器件在满足低导通电阻的情况下，耐压性能也得到提高，具有低导通电阻高耐压的有益效果。本发明专利技术的半导体器件结构可应用于沟槽填充工艺制造的金属氧化物场效应晶体管中。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了，通过对第二柱状区的横向变掺杂的方式，使得半导体器件在满足低导通电阻的情况下，耐压性能也得到提高，具有低导通电阻高耐压的有益效果。本专利技术的半导体器件结构可应用于沟槽填充工艺制造的金属氧化物场效应晶体管中。【专利说明】
本专利技术一般地涉及半导体
。更具体地，涉及。
技术介绍
功率开关可以是半导体器件，包括金属氧化物半导体场效应晶体管(MOSFET)和绝缘栅双极晶体管(IGBT)等。其中，MOSFET管可以具有横向结构和垂直结构，在垂直结构中，在半导体衬底的一侧形成源区，另一侧形成漏区，栅极导体延伸至半导体衬底的内部，与半导体衬底之间由栅极电介质隔开。 在垂直结构的MOSFET的基础上，为了进一步减小器件的导通电阻，开发了一种沟槽M0SFET，参考图1所示为现有技术的半导体器件结构的截面图；沟槽MOSFET包括位于半导体衬底10中的外延半导体层11，位于外延半导体层中的沟槽12和漂移区13，所述漂移区与所述沟槽相邻接，沟槽从所述外延半导体层的上方向内延伸，终止于所述外延半导体层中。 在现有技术中，参考图1所示为现有技术的半导体器件结构的截面图；漂移区13的掺杂通常采用均匀掺杂的方式进行掺杂，即是所有漂移区的掺杂浓度均匀，这种掺杂方式为了获得较低的导通电阻，会使得掺杂浓度较高，但较高的掺杂浓度会使得耗尽层弯曲，容易击穿，如图1中的耗尽层15所示，从而使得器件的耐压性降低。
技术实现思路
有鉴于此，本专利技术提出了，以解决现有技术中低导通电阻而导致的耗尽层容易被击穿的问题。 根据本专利技术的一方面，提供一种半导体器件结构，包括， 第一掺杂类型的第一半导体层； 位于第一半导体层上的第一掺杂类型的第二半导体层； 位于第二半导体层中的相互隔开的第一柱状区和第二柱状区，每两个相邻的第一柱状区之间为所述第二柱状区， 其中，所述第二柱状区包括横向排列的第一子柱状区和第二子柱状区，所述第一子柱状区的掺杂浓度为从第一柱状区至第二子柱状区的方向浓度从高到低变化，所述第二子柱状区的掺杂浓度为从第一柱状区至第一子柱状区的方向浓度从高到低变化。 优选的，所述第一子柱状区的掺杂浓度从高到低变化趋势呈阶梯状；所述第二子柱状区的掺杂浓度从高到低变化趋势呈阶梯状。 优选的，所述第一子柱状区的掺杂浓度从高到低变化趋势呈线性变化；所述第二子柱状区的掺杂浓度从高到低变化趋势呈线性变化。 进一步的，半导体器件结构还包括:第二掺杂类型的体区，位于第二半导体层中；第一掺杂类型的源区，位于体区中；第一掺杂类型的漏区，位于所述第一半导体层的底部； 优选的，所述第一柱状区为第二掺杂类型的柱状区。 优选的，所述第一柱状区为从第二半导体层上方延伸进入其内部的沟槽，所述沟槽通过绝缘层和栅极导体填充。 根据本专利技术的另一方面的一种半导体器件的制造方法，包括， 在第一掺杂类型的第一半导体层上形成第一掺杂类型的第二半导体层，其中，所述第二半导体层相对于所述第一半导体层轻掺杂； 形成从第二半导体层上方进入其内部的第一柱状区； 从第一柱状区的上开口处以一定倾斜角度向所述第二半导体层的剩余区域注入第一掺杂类型，以热推结方式形成浓度从高到低变化的第二柱状区； 其中，所述第二柱状区包括第一子柱状区和第二子柱状区，所述第一子柱状区的掺杂浓度为从第一柱状区至第二子柱状区的方向浓度从高到低变化，所述第二子柱状区的掺杂浓度为从第一柱状区至第一子柱状区的方向浓度从高到低变化。 优选的，所述第一柱状区为第二掺杂类型的柱状区。 优选的，所述第一柱状区为从第二半导体层上方延伸进入其内部的沟槽，所述沟槽通过绝缘层和栅极导体填充。 综上所述，依据本专利技术的，通过对第二柱状区的横向变掺杂的方式，使得半导体器件在满足低导通电阻的情况下，耐压性能也较好，具有低导通电阻高耐压的有益效果。 【专利附图】【附图说明】 为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。 图1所示为现有技术的半导体器件结构的截面图； 图2A所示为依据本专利技术的半导体器件结构的截面图； 图2B所示为第二柱状区的一实施例的浓度变化示意图； 图2C所示为第二柱状区的另一实施例的浓度变化示意图； 图3所示为依据本专利技术的又一实施例的半导体器件结构的截面图； 图4所示为依据本专利技术的另一实施例的半导体器件结构的截面图； 【具体实施方式】 以下结合附图对本专利技术的几个优选实施例进行详细描述，但本专利技术并不仅仅限于这些实施例。本专利技术涵盖任何在本专利技术的精髓和范围上做的替代、修改、等效方法以及方案。为了使公众对本专利技术有彻底的了解，在以下本专利技术优选实施例中详细说明了具体的细节，而对本领域技术人员来说没有这些细节的描述也可以完全理解本专利技术。 应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。 如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“A直接在B上面”或“A在B上面并与之邻接”的表述方式。在本申请中，“A直接位于B中”表示A位于B中，并且A与B直接邻接，而非A位于B中形成的掺杂区中。 在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。术语“横向延伸”是指沿着大致垂直于沟槽深度方向的方向延伸。 在下文中描述了本专利技术的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本专利技术。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本专利技术。 参见图2A所示为依据本专利技术的半导体器件结构的截面图；在本实施例中，第一柱状区为从外延半导体层上方延伸进入其内部的沟槽；所述第二柱状区为第一掺杂类型的漂移区。 具体的，半导体衬底20例如由硅组成，并且是第一掺杂类型的。在本实施例中，第一掺杂类型是N型掺杂，第二掺杂类型是P型掺杂。为了形成N型半导体层或区域，可以在半导体层和区域中注入N型掺杂剂(例如P、As)。为了形成P型半导体层或区域，可以在半导体层和区域中掺入P型掺杂剂(例如B)。在一个示例中，半导体衬底20是N+掺杂的。 第一掺杂类型的外延半导体层21 (即第二半导体层)位于半导体衬底20 (即第一半导体层)的表面上。外延半导体层21例如由硅组成。外延半导体层21相对于半导体衬底20是轻掺杂层。在一个示例中，外延半导体层21是N-掺杂的。并且，在本专利技术实施例中，外延半导体层21较现有技术中的掺杂浓度也相对较低。 沟槽从外延半导体层21的上方延伸进入其内部。在图2A所示的实施例中，沟槽终止于外延半导体层21中。在本实施例中，所述沟槽的底部与所述外延半导体层的底部相平。然而，在替代的实施例中，沟槽可以穿过外本文档来自技高网...

【技术保护点】
一种半导体器件结构，包括：第一掺杂类型的第一半导体层；位于第一半导体层上的第一掺杂类型的第二半导体层；位于第二半导体层中的相互隔开的第一柱状区和第二柱状区，每两个相邻的第一柱状区之间为所述第二柱状区，其中，所述第二柱状区包括横向排列的第一子柱状区和第二子柱状区，所述第一子柱状区的掺杂浓度为从第一柱状区至第二子柱状区的方向浓度从高到低变化，所述第二子柱状区的掺杂浓度为从第一柱状区至第一子柱状区的方向浓度从高到低变化。

【技术特征摘要】

【专利技术属性】
技术研发人员：廖忠平，
申请(专利权)人：矽力杰半导体技术杭州有限公司，
类型：发明
国别省市：浙江;33