【技术实现步骤摘要】
本专利技术涉及一种对晶片等基板进行研磨的方法及装置。
技术介绍
半导体器件的制造处理包括:对SiO2等绝缘膜进行研磨的工序、和对铜、钨等金属膜进行研磨的工序等各种工序。在背面照射型CMOS传感器的制造工序中,除了绝缘膜或金属膜的研磨工序外,还包含对硅层(硅片)进行研磨的工序。背面照射型CMOS传感器是利用了背面照射(BSI:Back side illumination)技术的图像传感器,其受光面由硅层形成。硅贯通电极(TSV:Through-silicon via)的制造工序也包含对硅层进行研磨的工序。硅贯通电极是由形成于贯通硅层的孔中的铜等金属构成的电极。在BSI处理及TSV处理中,常常使用SOI(绝缘硅:Silicon on Insulator)基板。该SOI基板是将器件基板与硅基板贴合在一起而制成的。更具体地说,如图10(a)及图10(b)所示,利用粘接剂将器件基板W1与硅基板W2贴合在一起,通过用研磨机从器件基板W的背面对其磨削,从而获得图10(c)所示那样的层叠有硅层及器件层的SOI基板。此外,如图10(d)所示,有时通过研磨去除器件层的边缘部。如此做成的SOI基板,接着被输送到CMP装置,在此对SOI基板的硅层进行研磨。即,一边将浆料供给到研磨垫上,一边使SOI基板与研磨垫接触,由此研磨硅层。专利技术所要解决的课题在SOI基板的周缘部上,有时SOI基板制造工序中所使用的粘接剂会露出。还有在SOI基板上 ...
【技术保护点】
一种研磨方法,其特征在于,对基板的周缘部是否有异常部位进行检查,在未检测出所述异常部位的场合,对所述基板进行研磨,在检测出所述异常部位的场合,不对所述基板进行研磨。
【技术特征摘要】
2013.07.08 JP 2013-1428551.一种研磨方法,其特征在于,
对基板的周缘部是否有异常部位进行检查,
在未检测出所述异常部位的场合,对所述基板进行研磨,
在检测出所述异常部位的场合,不对所述基板进行研磨。
2.如权利要求1所述的研磨方法,其特征在于,在所述基板的研磨后,再次对所
述基板的周缘部是否有异常部位进行检查。
3.如权利要求2所述的研磨方法,其特征在于,当在研磨后的所述基板的周缘部
检测出异常部位的场合,不开始后续的基板的研磨。
4.如权利要求2所述的研磨方法,其特征在于,当在研磨后的所述基板的周缘部
检测出异常部位的场合,变更后续的基板的研磨的研磨条件。
5.如权利要求1所述的研磨方法,其特征在于,对所述基板的周缘部是否有异常
部位的检查,是取得基板的周缘部的图像,并基于该图像而对所述基板的周缘部是否
有异常部位进行检查的工序。
6.如权利要求5所述的研磨方法,其特征在于,基于所述图像而对所述基板的周
缘部是否有异常部位进行检查的工序,是通过对指标值与规定阈值进行比较,而对所
述基板的周缘部是否有异常部位进行检查的工序,所述指标值表示出现在所述图像上
的所述异常部位的特征。
7.如权利要求6所述的研磨方法,其特征在于,所述指标值表示所述异常部位的
大小、长度、形状和颜色浓淡中的某一个。
8.如权利要求1所述的研磨方法,其特征在于,当由多个基板构成的每一组中,
存在异常部位的基板的枚数达到设定值时,不开始后续的基板的研磨。
9.如权利要求1所述的研磨方法,其特征在于,所述基板是通过将器件基板与硅
\t基板贴合在一起而制成的SOI基板。
10.如权利要求9所述的研磨方法,其特征在于,所述异常部位是附着在所述SOI
基板的露出面上的异物或所述SOI基板的硅层剥离的部位。
11.一种研磨方法,其特征在于,
对基板进行研磨,
暂时中断所述基板的研磨,对所述基板的周缘部是否有异常部位进行检查,
在未检测出所述异常部位的场合,再次开始所述基板的研磨,
在检测出所述异常部位的场合,结束所述基板的研磨。
12.如权利要求11所述的研磨方法,其特征在于,在所述基板的研磨后,再次对所
述基板的周缘部是否有异常部位进行检查。
13.如权利要求12所述的研磨方法,其特征在于,当在研磨后的所述基板的周缘
部检测出异常部位的场合,不开始后续的基板的研磨。
14.如权利要求12所述的研磨方法,其特征在于,当在研磨后的所述基板的周缘...
【专利技术属性】
技术研发人员:金马利文,八木圭太,
申请(专利权)人:株式会社荏原制作所,
类型:发明
国别省市:日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。