一种用于制备等离子氮化栅极介质层的方法技术

本发明专利技术提供一种用于制备等离子氮化栅极介质层的方法，其特征在于，包括以下步骤：提供衬底；在所述衬底上形成二氧化硅层；在-100℃～0℃的温度条件下，向所述二氧化硅层中掺杂氮。在-100℃～0℃的低温条件下进行氮掺杂，降低氮离子的扩散效应，使更多的氮离子聚集在二氧化硅层的上表面，能够打断更多的Si-O键来与氮离子键合，提高等离子氮化栅极介质层的上表面氮含量，既能降低漏电流密度，又能提供高的栅极电容，从而提高器件的可靠性，抑制B+从栅极多晶硅扩散到栅氧中。

【技术实现步骤摘要】
一种用于制备等离子氮化栅极介质层的方法
本专利技术涉及半导体制造领域，尤其是一种用于制备等离子氮化栅极介质层的方法。
技术介绍
集成电路是由数百万个基础构件所组成，而这些基础构件包括晶体管、电容器及电阻器。晶体管通常包括源极(Source)、漏极(Drain)以及栅极堆迭，而栅极堆迭的组成是先在衬底(硅)上方形成一介质层(通常为二氧化硅)，然后在介质层上覆盖一层作为电极的薄膜(如：多晶硅)。随着超大规模集成电路(VLSI)和特大规模集成电路(ULSI)的飞速发展，MOS器件的尺寸不断地减小。为增加器件的反应速度、提高驱动电流与存储电容的容量，器件中二氧化硅栅极介质层的厚度不断地降低。然而，随着二氧化硅栅极介电层的厚度的降低，会出现一些降低器件性能的效应。例如，在薄介质层存在下，由于隧道效应，通常亦出现栅极漏电流升高的情形；硼掺杂的栅极电极中的硼会通过薄的二氧化硅栅极介质层渗透到下方的硅衬底，不仅引起阈值电压的漂移，而且对二氧化硅栅极介质层造成损伤和降低二氧化硅栅极介质层的可靠性；薄的二氧化硅栅极介质层容易受到热载子伤害的影响，移动穿过介质层的高能载流子则会伤害或破坏栅极；另外，薄的二氧化硅栅极介质层亦容易受到负偏压温度不稳定性所影响，其中阈值电压或驱动电流则随着栅极的操作过程而漂移。由驱动电流和栅电容的公式可知，栅电容越大，驱动电流越大；而栅极介质层介电常数越大，栅电容越大。ID～μ/Lg*Cox(VDD-VTH)2Cox＝kA/d其中ID为驱动电流，μ为载流子迁移率，Lg为栅极长度，Cox为栅电容，VDD为工作电压，VTH为阈值电压，k为栅极介质层介电常数，A为器件面积，d为栅极介质层厚度。因此，需要一种替代的栅极介质层材料，不但要有够厚的实际厚度来降低漏电流密度，而且能提供高的栅极电容来增加驱动电流。为了达到上述目的，替代的栅极介质层材料所具有的介电常数需要高于二氧化硅的介电常数。一种解决方法是将氮注入二氧化硅层中以形成氮氧化硅(SiOxNy)栅极介质层，氮氧化硅层既能够阻止硼渗透至下方的硅衬底中，又能够提高栅极介质层的介电常数，进而允许使用较厚的介电层。近年来，等离子氮化(DPN)被用于氮化栅极氧化层，该技术能够在多晶硅栅极/氧化层界面获得高氮含量，从而防止硼渗透至氧化物介质层中。其具体操作步骤如下：1)步骤S11：二氧化硅层生长，硅衬底经过酸槽清洗后，采用原位水蒸汽氧化(In-SituSteamGeneration:ISSG)或炉管氧化(FurnaceOxidation)方法生长二氧化硅层；2)步骤S12：DPN氮掺杂，采用氮气等离子体向二氧化硅层中掺杂氮(DecoupledPlasmaNitridation:DPN)，工艺温度为室温；3)步骤S13：PNA退火工艺，采用高温退火工艺稳定N掺杂及修复介质中的等离子体损伤(PostNitridationAnneal:PNA)。在这种方法中，氮含量还是不够高，无法降低氧化物的等效厚度，不能有效降低栅极漏电及增加驱动电流，影响器件的可靠性。
技术实现思路
本专利技术的目的在于提供一种用于制备等离子氮化栅极介质层的方法，既能降低漏电流密度，又能提供高的栅极电容。为了达到上述目的，本专利技术提供了一种用于制备等离子氮化栅极介质层的方法，包括以下步骤：提供衬底；在所述衬底上形成二氧化硅层；在-100℃～0℃的温度条件下，向所述二氧化硅层中掺杂氮。优选的，在上述用于制备等离子氮化栅极介质层的方法中，在形成所述二氧化硅层时，采用原位水蒸汽氧化或炉管氧化方法。优选的，在上述用于制备等离子氮化栅极介质层的方法中，在形成所述二氧化硅层时，原位水蒸汽氧化温度为900℃～1100℃，炉管氧化温度为700℃～900℃。优选的，在上述用于制备等离子氮化栅极介质层的方法中，在形成所述二氧化硅层时，原位水蒸汽氧化时间为15秒～60秒，炉管氧化时间为1分钟～15分钟。优选的，在上述用于制备等离子氮化栅极介质层的方法中，在向所述二氧化硅层中掺杂氮时，采用氮气等离子体。优选的，在上述用于制备等离子氮化栅极介质层的方法中，在向所述二氧化硅层中掺杂氮时，所述氮气等离子体的气压为5～100mTorr。优选的，在上述用于制备等离子氮化栅极介质层的方法中，在所述DPN氮掺杂时，所施加的脉冲电压的功率为500W～2500W。优选的，在上述用于制备等离子氮化栅极介质层的方法中，在向所述二氧化硅层中掺杂氮时，所施加的脉冲电压的脉冲占空比为3％～40％。优选的，在上述用于制备等离子氮化栅极介质层的方法中，在向所述二氧化硅层中掺杂氮时，所述氮掺杂的时间为10秒～150秒。优选的，在上述用于制备等离子氮化栅极介质层的方法中，还包括：对掺杂氮的二氧化硅层执行退火工艺。优选的，在上述用于制备等离子氮化栅极介质层的方法中，在执行退火工艺时，退火温度为1000℃～1100℃。优选的，在上述用于制备等离子氮化栅极介质层的方法中，在执行退火工艺时，退火时间为20秒～150秒。上述技术方案具有如下优点或有益效果：在本专利技术中提供的用于制备等离子氮化栅极介质层的方法中，在-100℃～0℃的低温条件下进行氮掺杂，降低氮离子的扩散效应，使更多的氮离子聚集在二氧化硅层的上表面，能够打断更多的Si-O键来与氮离子键合，可以掺入更多的氮离子，提高等离子氮化栅极介质层的上表面氮含量，既能降低漏电流密度，又能提供高的栅极电容，从而提高器件的可靠性，抑制B+从栅极多晶硅扩散到栅氧中。附图说明图1为本专利技术实施例的用于制备等离子氮化栅极介质层的方法的流程示意图；图2～图4为本专利技术实施例中根据上述流程制备等离子氮化栅极介质层的所形成的结构的示意图；图中：101-硅；102-二氧化硅。具体实施方式下面将结合示意图对本专利技术的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。本专利技术提供一种用于制备等离子氮化栅极介质层的方法，如图1所示，为本专利技术实施例的用于制备等离子氮化栅极介质层的方法的流程示意图，图2～图4为本专利技术实施例中根据上述流程制备等离子氮化栅极介质层的所形成的结构的示意图。具体包括以下步骤：步骤S11：如图2所示，提供一衬底。所述衬底可以是硅衬底，或者锗硅衬底。步骤S12：在所述衬底上生长二氧化硅层，具体的，半导体器件晶圆的硅衬底在酸槽清洗后，采用原位水蒸汽氧化方法(ISSG)或者炉管氧化方法生长二氧化硅层。如图3所示。生长二氧化硅层的工艺为：原位水蒸汽氧化方法是在900℃～1100℃温度，气压为10Torr～20Torr下，充入N2O和H2或O2和H2气体，生成时间为15秒～60秒；炉管氧化方法是在700℃～900℃温度下，充入O2或O2和H2气体，生成时间为1分钟～15分钟。本专利技术实施例中采用ISSG方法生长二氧化硅层，是在一定的压力下，氢分子与氧分子在热的硅表面原位化合成原子氧，再与硅化合形成二氧化硅的一种过程。这种方法制备的氧化硅质地致密，体内与界面缺陷较少，对提高器件沟道载流子迁移率有益。优选的，在1060℃的温度，气压为14Torr下，充入19.9slm的N2O，0.1slm的H2，生成时间为2本文档来自技高网...

【技术保护点】
一种用于制备等离子氮化栅极介质层的方法，其特征在于，包括以下步骤：提供衬底；在所述衬底上形成二氧化硅层；在‑100℃～0℃的温度条件下，向所述二氧化硅层中掺杂氮。

【技术特征摘要】
1.一种用于制备等离子氮化栅极介质层的方法，其特征在于，包括以下步骤：提供衬底；在所述衬底上形成二氧化硅层，在形成所述二氧化硅层时，采用原位水蒸汽氧化或炉管氧化方法，原位水蒸汽氧化温度为900℃～1100℃，炉管氧化温度为700℃～900℃；在-100℃～0℃的温度条件下，向所述二氧化硅层中掺杂氮。2.如权利要求1所述的用于制备等离子氮化栅极介质层的方法，其特征在于，在形成所述二氧化硅层时，原位水蒸汽氧化时间为15秒～60秒，炉管氧化时间为1分钟～15分钟。3.如权利要求1所述的用于制备等离子氮化栅极介质层的方法，其特征在于，在向所述二氧化硅层中掺杂氮时，采用氮气等离子体。4.如权利要求3所述的用于制备等离子氮化栅极介质层的方法，其特征在于，在向所述二氧化硅层中掺杂氮时，所述氮气等离子体的气压为5～100mTorr。5.如权利要求4所述的用...

【专利技术属性】
技术研发人员：肖天金，邱裕明，温振平，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31