一种用于制备氮化栅极介质层的装置及方法制造方法及图纸

本发明专利技术公开了一种用于制备氮化栅极介质层的装置及方法，通过对DPN工艺腔增设相配套的冷却单元，可在DPN工艺腔内部或外部将硅片冷却到-100～0℃，并在制备氮化栅极介质层时的DPN工艺前，对硅片进行冷却，使所述硅片可在低于室温的工艺温度下进行DPN工艺，因而降低了氮离子的扩散效应，使更多的氮离子聚集在二氧化硅介质层的上表面，能够打断更多的Si-O键来与氮离子键合，因此可以掺入更多的氮离子，提高等离子氮化栅极介质层的上表面氮含量，并因此提高了等效氧化物厚度，抑制了硼离子从栅极多晶硅扩散到栅氧中，实现既能降低漏电流密度，增加驱动电流，又能提供高的栅极电容，从而提高了器件的可靠性。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路制造设备及
，更具体地，涉及。
技术介绍
集成电路是由数百万个基础构件所组成，而这些基础构件包括晶体管、电容器及电阻器。晶体管通常包括源极(Source)、漏极(Drain)以及栅极堆迭，而栅极堆迭的组成是先在衬底(硅)上方形成一介质层(通常为二氧化硅)，然后在介质层上覆盖一层作为电极的薄膜(如:多晶硅)。 随着超大规模集成电路(VLSI)和特大规模集成电路(ULSI)的飞速发展，MOS器件的尺寸不断地减小。为增加器件的反应速度、提高驱动电流与存储电容的容量，器件中二氧化硅栅极介质层的厚度不断地降低。 然而，随着二氧化硅栅极介质层厚度的降低，会出现一些降低器件性能的效应。例如，在形成薄介质层的情况下，由于隧道效应(tunneling effect),通常亦会出现栅极漏电流(gate leakage)升高的情形；硼掺杂(boron doped)的栅极电极中的硼会通过薄的二氧化硅栅极介质层渗透到下方的硅衬底，不仅会引起阈值电压的漂移，而且会对二氧化硅栅极介质层造成损伤和降低二氧化硅栅极介质层的可靠性；薄的二氧化硅栅极介质层容易受到热载流子伤害(hot carrier damage)的影响,移动穿过介质层的高能载流子则会伤害或破坏栅极；另外，薄的二氧化硅栅极介质层亦容易受到负偏压温度不稳定性(NBTI)的影响，其中阈值电压或驱动电流则会随着栅极的操作过程而漂移。 驱动电流和栅电容之间具有以下关系公式: ID ?μ /Lg*Cox (VDD-VTH)2 Cox = kA/d 其中ID为驱动电流，μ为载流子迁移率，Lg为栅极长度，Cox为栅电容，Vdd为工作电压，Vth为阈值电压，k为栅极介质层介电常数，A为器件面积，d为栅极介质层厚度。 从上述公式可知，栅电容越大，驱动电流也越大；而栅极介质层介电常数越大，栅电容也越大。因此，需要寻找一种替代的栅极介质层材料，其不但要有足够厚的实际厚度来降低漏电流密度，而且能提供高的栅极电容以增加驱动电流。 为了达到上述目的，替代的栅极介质层材料所具有的介电常数需要高于二氧化硅的介电常数。一种解决方法是将氮注入二氧化硅层中以形成氮氧化硅(S1xNy)栅极介质层，氮氧化硅层既能够阻止硼渗透至下方的硅衬底中，又能够提高了栅极介质层的介电常数，进而允许使用较厚的介电层。 近年来,等离子氮化(Decoupled Plasma Nitridat1n,DPN)被用于氮化栅极氧化层的制备，该技术能够在多晶硅栅极/氧化层界面获得高的氮含量，从而防止硼渗透至氧化物介质层中。其具体工艺由三步组成: I)在硅衬底上生长S12介质层； 2)采用DPN工艺向S12介质中掺杂氮，工艺温度为室温； 3)采用PNA (Post Nitridat1n Anneal)高温退火工艺稳定氮掺杂及修复介质中的等离子体损伤。 其中，上述DPN工艺中所需的设备如图1所示，图1是现有的一种DPN工艺腔的结构示意图。DPN工艺腔例如可以是美国应用材料公司的商用DPN设备。在DPN工艺腔I内设有一基座2，用于放置硅片，DPN工艺腔I提供氮气等离子体，在工艺腔内的室温条件下向娃衬底上的S12介质中掺杂氮。 但是，采用上述现有的DPN工艺，在多晶硅栅极/S12氧化层界面获得的氮含量还是不够高，不足以降低氧化物的等效厚度，因此，不能有效降低栅极漏电及增加驱动电流。究其原因，是由于现有的DPN工艺是在室温条件下进行的，由于在室温条件下，氮离子的扩散效应相对较高，使得较多的氮离子得以向S12氧化层的深处继续扩散，造成氮离子难以更多地在多晶硅栅极/3102氧化层界面聚集，因而降低了多晶硅栅极/5102氧化层界面的氮含量，无法有效阻止硼离子的渗透，使得氧化物的等效厚度未能得到有效降低，以致不能有效降低栅极漏电及增加驱动电流。 同时，现有的DPN工艺腔也无法提供不同于室温的工艺温度，只能在室温条件下进行氮掺杂。在现有的设备状况下，虽然也可以通过增加DPN工艺时间或功率的方式来提高氮含量，但是通过这种方式来提高氮含量的副作用是会增加氮原子对栅氧/硅的界面的损伤，而这种损伤即使通过后续的PNA退火工艺也无法修复。理论上，氮含量是越高越好，可以降低氧化物等效厚度(即在相同的等效氧化物厚度下，可以具有较高的物理厚度)。但是采用现有的DPN工艺腔和室温工艺，获得的氮含量越高，氮掺入时形成的损伤也将越难于修复。
技术实现思路
本专利技术的目的在于克服现有技术存在的上述缺陷，提供，通过对DPN工艺腔增设相配套的冷却单元，在制备氮化栅极介质层时的DPN工艺前，对硅片进行冷却，使所述硅片在低于室温的工艺温度下进行DPN工艺，可获得近表面具有高氮含量的栅极氮氧化硅介质层，实现提高等效氧化物厚度，有效降低栅极漏电及增加驱动电流。 为实现上述目的，本专利技术提供的技术方案如下: 一种用于制备氮化栅极介质层的装置，包括DPN工艺腔，所述DPN工艺腔内设有第一基座，用于放置硅片，所述第一基座连接冷却单元，所述冷却单元提供低于室温的冷却介质，对所述第一基座及其放置的所述硅片进行冷却，以在制备氮化栅极介质层时，使所述硅片在低于室温的工艺温度下进行DPN工艺。 优选地，还包括第二基座，设于所述DPN工艺腔外，用于放置等待进行DPN工艺的硅片，所述冷却单元连接所述第二基座，并提供低于室温的冷却介质，对所述第二基座及其放置的所述硅片进行冷却，在制备氮化栅极介质层时，将经过冷却后的所述硅片从所述第二基座移入所述DPN工艺腔，使所述硅片在所述第一基座上处于低于室温的工艺温度状态进行DPN工艺。 优选地，所述冷却单元包括制冷机组和冷却管路，所述制冷机组通过所述冷却管路连接所述基座，并通过向所述冷却管路通入循环冷却介质，对所述基座及其放置的所述娃片进行冷却。 优选地，所述冷却管路连接所述基座的下端面，并在所述基座的下端面形成盘管状与所述基座相贴合。 优选地，所述冷却单元通过所述冷却介质向所述基座提供-100?0°C的冷却温度。 优选地，所述冷却介质为液氮或氟化液。 一种用于制备氮化栅极介质层的方法，包括: 步骤一:提供一半导体硅片，经过酸槽清洗后，采用原位水蒸汽氧化或炉管氧化方法生长二氧化硅栅极介质层； 步骤二:对所述硅片进行冷却，使所述硅片具有低于室温的工艺温度； 步骤三:利用一 DPN工艺腔，对经过冷却后的所述硅片采用氮气等离子体向所述二氧化硅栅极介质层中掺杂氮，以获得近表面具有高氮含量的栅极氮氧化硅介质层； 步骤四:采用PNA工艺，对所述硅片进行高温退火，以稳定氮掺杂及修复所述二氧化硅栅极介质中的等离子体损伤。 优选地，所述硅片的冷却温度为-100?0°C。 优选地，所述硅片的冷却时间为I?20分钟。 优选地，在所述DPN工艺腔内部或外部对所述硅片进行冷却。 从上述技术方案可以看出，本专利技术通过对DPN工艺腔增设相配套的冷却单元，可在DPN工艺腔内部或外部将硅片冷却到-100?O°C，并在制备氮化栅极介质层时的DPN工艺前，对硅片进行冷却，使所述硅片可在低于室温的工艺温度下进行DPN工艺；由于硅片经过预冷却，因而在DPN工艺时降低了氮离子的扩散效应，本文档来自技高网...

【技术保护点】
一种用于制备氮化栅极介质层的装置，包括DPN工艺腔，所述DPN工艺腔内设有第一基座，用于放置硅片，其特征在于，所述第一基座连接冷却单元，所述冷却单元提供低于室温的冷却介质，对所述第一基座及其放置的所述硅片进行冷却，以在制备氮化栅极介质层时，使所述硅片在低于室温的工艺温度下进行DPN工艺。

【技术特征摘要】
1.一种用于制备氮化栅极介质层的装置，包括DPN工艺腔，所述DPN工艺腔内设有第一基座，用于放置硅片，其特征在于，所述第一基座连接冷却单元，所述冷却单元提供低于室温的冷却介质，对所述第一基座及其放置的所述硅片进行冷却，以在制备氮化栅极介质层时，使所述硅片在低于室温的工艺温度下进行DPN工艺。2.根据权利要求1所述的用于制备氮化栅极介质层的装置，其特征在于，还包括第二基座，设于所述DPN工艺腔外，用于放置等待进行DPN工艺的硅片，所述冷却单元连接所述第二基座，并提供低于室温的冷却介质，对所述第二基座及其放置的所述硅片进行冷却，在制备氮化栅极介质层时，将经过冷却后的所述硅片从所述第二基座移入所述DPN工艺腔，使所述硅片在所述第一基座上处于低于室温的工艺温度状态进行DPN工艺。3.根据权利要求1或2所述的用于制备氮化栅极介质层的装置，其特征在于，所述冷却单元包括制冷机组和冷却管路，所述制冷机组通过所述冷却管路连接所述基座，并通过向所述冷却管路通入循环冷却介质，对所述基座及其放置的所述硅片进行冷却。4.根据权利要求3所述的用于制备氮化栅极介质层的装置，其特征在于，所述冷却管路连接所述基座的下端面，并在所述基座的下端面形成盘管状与所述基座相贴...

【专利技术属性】
技术研发人员：肖天金，邱裕明，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31