用于半导体制造的内部等离子体格栅制造技术

本文所公开的实施方式涉及用于半导体制造的内部等离子体格栅，具体涉及蚀刻半导体衬底的改进的方法和装置。等离子体格栅组件被定位在反应室中以将所述室分成上部和下部子室。等离子体格栅组件可以包括具有特定的深宽比的槽的一个或多个等离子体格栅，从而允许某些物质从上部子室通到下部子室。在某些情况下，在上部子室中产生电子-离子等离子体。通过格栅到下部子室的电子当它们通过时被冷却。在某些情况下，这导致在下部子室中的离子-离子等离子体。离子-离子等离子体可有利地用于各种蚀刻工艺中。

【技术实现步骤摘要】
用于半导体制造的内部等离子体格栅相关申请的交叉引用本申请要求于2014年2月19日提交的，名称为“INTERNALPLASMAGRIDAPPLICATIONFORSEMICONDUCTORFABRICATION”的美国专利申请No.14/184,491的优先权，美国专利申请No.14/184,491是于2013年11月15日提交的，名称为“INTERNALPLASMAGRIDFORSEMICONDUCTORFABRICATION”的美国专利申请No.14/082,009的部分继续申请并要求其优先权，美国专利申请No.14/082,009要求于2013年4月5日提交的，名称为“INTERNALPLASMAGRIDFORSEMICONDUCTORFABRICATION”的美国临时申请No.61/809,246的优先权，所有这些申请其全部内容通过引用并入本文，并用于所有目的。
本专利技术总体上涉及半导体制造领域，更具体地涉及用于半导体制造的内部等离子体格栅。
技术介绍
在半导体生产中经常采用的一个操作是蚀刻操作。在蚀刻操作中，从部分制造的集成电路部分地或全部地去除一种或多种材料。等离子体蚀刻被经常使用，特别是在涉及的几何形状是小的，使用高深宽比，或者需要精确图案转移的情况下。通常，等离子体包含电子、正离子和负离子、和一些自由基。自由基、正离子和负离子与衬底相互作用以蚀刻在衬底上的特征、表面和材料。在用感应耦合等离子体源进行的蚀刻中，室线圈执行与在变压器中的初级线圈的功能类似的功能，而等离子体执行与在变压器中的次级线圈的功能类似的功能。随着从平面结构发展到3D晶体管结构（如逻辑器件的FinFET栅结构），等离子体蚀刻工艺需要越来越精确和均匀以生产优质的产物。受益于精确蚀刻操作的例子包括，但不限于，在形成FinFET的过程中使用的蚀刻/去除工艺（例如，源漏极凹部蚀刻，FinFET栅极蚀刻和虚设多晶硅去除），浅沟槽隔离工艺，和光致抗蚀剂回流工艺。除其他因素外，等离子体蚀刻工艺尤其应具有良好的选择性、轮廓角、Iso/密加载、和整体均匀性。蚀刻工艺在被蚀刻的材料和保留的材料之间具有良好的选择性是有益处的。在FinFET栅极结构的背景下，这意味着应该有被蚀刻的栅极对其它暴露部件（如氮化硅掩模）的良好的选择性。轮廓角被测量为最近蚀刻（大致垂直）的侧壁与水平面之间的夹角。在许多应用中，理想的轮廓角为90度，产生垂直蚀刻台阶或开口。有时，局部晶片上的特征密度可影响蚀刻工艺。例如，其中特征是致密的晶片区域与其中特征是较隔离的晶片的区域相比可有所不同地蚀刻（例如，蚀刻更快、更慢、更各向同性、更各向异性等）。由于特征密度的变化产生的差异被称为Iso/密加载（I/D加载）。在制造过程中减少这些差异是有益处的。除了满足这些和潜在的其它器件特定的要求，蚀刻工艺往往需要在衬底的整个表面一致地执行（例如，从半导体晶片的中心到边缘蚀刻条件和结果应该是一致的）。已经发现在蚀刻先进的结构（如FinFET栅极）时难以实现多个目的，例如上面那些所阐述的目的。
技术实现思路
本文公开的实施方式提供了用于制备半导体器件的方法和装置。本专利技术的实施方式的一个方面提供了等离子体处理的方法，所述方法包括：接收衬底在反应室中，其中所述反应室包括格栅结构，该格栅结构将所述反应室的内部分成靠近等离子体发生器的上部子室和靠近衬底支架的下部子室；使等离子体产生气体流入所述上部子室；由所述等离子体产生气体在所述上部子室中产生第一等离子体，所述第一等离子体具有第一电子密度，以及在所述下部子室产生第二等离子体，其中，所述第二等离子体是离子-离子等离子体，所述第二等离子体的第二电子密度至多为所述第一电子密度的约1/11；以及用所述第二等离子体处理所述衬底以执行在源漏极凹部蚀刻、FinFET栅极蚀刻、虚设多晶硅去除、浅沟槽隔离蚀刻和光致抗蚀剂的回流中的一种的步骤。在某些实施方式中，所述第一等离子体可具有约2eV或更高的第一电子温度，以及所述第二等离子体可具有约1eV或更低的第二有效电子温度。所述第二电子密度可为约5×109cm-3或更低。在一些实施方式中，在所述第二等离子体中负离子：正离子的比率可为介于约0.5-1之间。可以进行该方法以执行源漏极凹部蚀刻。所述源漏极凹部蚀刻可以包括：执行第一蚀刻工艺以在垂直方向上蚀刻所述衬底，以形成垂直蚀刻的特点；执行第二蚀刻工艺以在所述垂直蚀刻的特征内在水平方向上蚀刻所述衬底；执行氧化工艺，以在所述垂直蚀刻的特征内形成氧化层；以及重复所述方法，以在所述垂直蚀刻的特征中形成源漏极凹部，其中，所述第一蚀刻工艺，第二蚀刻工艺和氧化工艺都在具有所述栅格结构的所述反应室中进行，使得在每个工艺中的所述第二等离子体是离子-离子等离子体。所述第一蚀刻工艺可以用包括Cl2的第一等离子体产生气体来执行，所述第二蚀刻工艺可以用包括NF3和Cl2的第二等离子体产生气体来执行，以及所述氧化工艺可以用包括氧气的第三等离子体产生气体包括来执行。所述方法可重复进行，以形成具有重入形状的垂直蚀刻特征。在其它实施方式中，可以进行所述方法以执行浅沟槽隔离蚀刻。在这种情况下，所述等离子体产生气体可包括HBr，并且在所述蚀刻期间，所述衬底可以被偏置在介于约300-1200V之间。所述等离子体产生气体可以以介于约50-500sccm之间的速率流动。所述等离子体产生气体可进一步包括Cl2。在一些实施方式中，所述蚀刻工艺可同时涉及蚀刻至少第一特征的形状和第二特征的形状，所述第一特征的形状具有为约10或更高的深宽比，以及所述第二特征的形状具有约1或更低的深宽比。蚀刻后，所述第一特征的蚀刻深度可以是所述第二特征的蚀刻深度的至少约95％。进一步，蚀刻后，所述第一特征的形状可具有至少约88°的蚀刻轮廓，并且所述第二特征的形状可以具有至少约85°的蚀刻轮廓。在另一些情况下，可以进行所述方法以执行光致抗蚀剂回流工艺。在这些实施方式中，在反应室中接收的所述衬底在其上具有图案化的光致抗蚀剂。所述光致抗蚀剂回流工艺可以包括：执行第一等离子体工艺，以使在所述衬底上所述图案化的光致抗蚀剂回流；以及执行第二等离子体工艺，以去除在所述衬底上的压脚区域（footregion）中光致抗蚀剂的一部分，其中所述第一等离子体工艺和第二等离子体工艺两者都在具有所述格栅的所述反应室中执行，且其中在所述第一等离子体工艺和第二等离子体工艺的过程中所述第二等离子体是离子-离子等离子体。在所述第一等离子体工艺的过程中所述等离子体产生气体可包括H2，并且在所述第二等离子体处理工艺的过程中所述等离子体产生气体可包括惰性气体。该惰性气体可以是Ar。在某些情况下，在所述第一和第二等离子体工艺之后所述图案化的光致抗蚀剂的最终高度是在所述第一和第二等离子体工艺之前的所述图案化的光致抗蚀剂的初始高度的至少约50％。在所述第一和第二等离子体工艺之后的最终线宽粗糙度可为在所述第一和第二等离子体工艺之前初始线宽粗糙度的约75％或更少。例如，所述最终线宽粗糙度可为所述初始线宽粗糙度的约65％或更少。在所公开的实施方式的另一个方面，提供了一种蚀刻在部分制造的集成电路上的多晶硅以限定FinFET栅极区域的方法，该方法包括：接收在其上具有多晶硅层的衬底在反应室中本文档来自技高网...

【技术保护点】
一种用于等离子体处理的方法，其包括：接收衬底在反应室中，其中所述反应室包括格栅结构，该格栅结构将所述反应室的内部分成靠近等离子体发生器的上部子室和靠近衬底支架的下部子室；使等离子体产生气体流入所述上部子室；由所述等离子体产生气体在所述上部子室中产生第一等离子体，所述第一等离子体具有第一电子密度，以及在所述下部子室中产生第二等离子体，其中，所述第二等离子体是具有第二电子密度的离子‑离子等离子体，所述第二电子密度至多为所述第一电子密度的1/11；以及用所述第二等离子体处理所述衬底以执行在源漏极凹部蚀刻、FinFET栅极蚀刻、虚设多晶硅去除、浅沟槽隔离蚀刻或光致抗蚀剂的回流中的步骤。

【技术特征摘要】
2013.04.05 US 61/809,246;2013.11.15 US 14/082,009;1.一种用于等离子体处理的方法，其包括：接收衬底在反应室中，其中所述反应室包括格栅结构，该格栅结构将所述反应室的内部分成靠近等离子体发生器的上部子室和靠近衬底支架的下部子室；使等离子体产生气体流入所述上部子室；由所述等离子体产生气体在所述上部子室中产生第一等离子体，所述第一等离子体具有第一电子密度，以及在所述下部子室中产生第二等离子体，其中，所述第二等离子体是具有第二电子密度的离子-离子等离子体，所述第二电子密度至多为所述第一电子密度的1/11；以及用所述第二等离子体处理所述衬底以执行在源漏极凹部蚀刻中的步骤包括：(a)执行第一蚀刻工艺以在纵向上蚀刻所述衬底以形成垂直蚀刻的特征；(b)执行第二蚀刻工艺以在所述垂直蚀刻的特征内在水平方向上蚀刻所述衬底；(c)执行氧化工艺以在所述垂直蚀刻的特征内形成氧化层；以及(d)重复(a)-(c)至少一次以在所述垂直蚀刻的特征中形成源漏极凹部，其中，所述第一蚀刻工艺、第二蚀刻工艺和氧化工艺都在具有所述格栅结构的所述反应室中进行，使得在每个工艺中的所述第二等离子体是离子-离子等离子体。2.根据权利要求1所述的方法，其中所述第一等离子体具有2eV或更高的第一电子温度，以及其中所述第二等离子体具有1eV或更低的第二有效电子温度。3.根据权利要求1所述的方法，其中，所述第二电子密度为5×109cm-3或更低。4.根据权利要求1所述的方法，其中，在所述第二等离子体中负离子：正离子的比率为介于0.5-1之间。5.根据权利要求1所述的方法，其中，所述第一蚀刻工艺用包括Cl2的第一等离子体产生气体来执行，所述第二蚀刻工艺用包括NF3和Cl2的第二等离子体产生气体来执行，以及所述氧化工艺用包括氧气的第三等离子体产生气体来执行。6.根据权利要求1所述的方法，其中，所述垂直蚀刻的特征在(c)之后具有重入形状。7.一种等离子体处理的方法，包括：接收衬底在反应室中，其中所述反应室包括格栅结构，该格栅结构将所述反应室的内部分成靠近等离子体发生器的上部子室和靠近衬底支架的下部子室；使等离子体产生气体流入所述上部子室；由所述等离子体产生气体在所述上部子室中产生第一等离子体，所述第一等离子体具有第一电子密度，以及在所述下部子室中产生第二等离子体，其中，所述第二等离子体是具有第二电子密度的离子-离子等离子体，所述第二电子密度至多为所述第一电子密度的1/11，以及其中所述第一等离子体是感应耦合等离子体；和用所述第二等离子体处理所述衬底以执行浅沟槽隔离蚀刻，其中，在所述蚀刻过程中所述衬底被偏置在介于300-1200V之间，其中，所述蚀刻工艺涉及同时蚀刻至少第一特征的形状和第二特征的形状，所述第一特征的形状具有为10或更高的深宽比，以及所述第二特征的形状具有1或更低的深宽比，其中，蚀刻后，所述第一特征的蚀刻深度是所述第二特征的蚀刻深度的至少95％。8.根据权利要求7所述的方法，其中，所述等离子体产生气体以介于50-500sccm之间的速率流动并且包括HBr和Cl2。9.根据权利要求8所述的方法，其中，蚀刻后，所述第一特征具有至少88°的蚀刻轮廓，并且所述第二特征具有至少85°的蚀刻轮廓。10.一种等离子体处理的方法，包括：接收衬底在反应室中，其中所述反应室包括格栅结构，该格栅结构将所述反应室的内部分成靠近等离子体发生器的上部子室和靠近衬底支架的下部子室；使等离子体产生气体流入所述上部子室；由所述等离子体产生气体在所述上部子室中产生第一等离子体，所述第一等离子体具有第一电子密度，以及在所述下部子室中产生第二等离子体，其中，所述第二等离子体是具有第二电子...

【专利技术属性】
技术研发人员：亚历克斯·帕特森，金都永，高里·卡马尔斯，埃莱娜·德尔普波，尤仁刊，莫妮卡·泰特斯，拉迪卡·马尼，诺埃尔·尤伊·苏恩，尼古拉斯·加尼，木村吉江，钟廷英，
申请(专利权)人：朗姆研究公司，
类型：发明
国别省市：美国;US