半导体器件的制造方法技术

本发明专利技术提供一种半导体器件的制造方法，其对形成于衬底上的相对介电常数不同的第一膜和第二膜交替层叠而形成的多层膜，以多层膜上的光致抗蚀剂层(PR)为掩模，利用等离子体进行蚀刻，将多层膜形成为阶梯形状，该半导体器件的制造方法反复进行如下工序：以光致抗蚀剂层为掩模对第一膜进行蚀刻的第一工序；将处理室内的压力设定为6～30Torr，对下部电极施加等离子体生成用的高频电力和偏置用的高频电力，利用由此生成的等离子体，对光致抗蚀剂层进行蚀刻的第二工序；以光致抗蚀剂层和第一膜为掩模对第二膜进行蚀刻的第三工序。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及。
技术介绍
在3D NAND闪存(flash memory)等三维层叠半导体存储器的制造中，有使用等离子体将层叠膜蚀刻为阶梯形状的工序(例如，参照专利文献I)。该工序中进行的掩模修整(mask trimming)中，为了利用层叠得到的多层膜的层叠结构形成阶梯形状，重要的是相对于掩模材料的垂直方向的蚀刻提高水平方向的比率。 对此，目前，采用如下方法:通过对掩模材料降低在垂直方向起作用(参与)的离子能量，抑制向垂直方向的蚀刻，采用自由基(radical)促进各向同性蚀刻。 现有技术文献 专利文献 专利文献1:日本特开2009 - 266944号公报
技术实现思路
专利技术想要解决的技术问题 但是，根据该方法，由于离子能量低，导致掩模材料的蚀刻速率降低。因此，希望提高掩模材料的水平方向的蚀刻速率，提高生产能力(throughput)。 于是，根据一个方面，目的在于提供一种能够提高掩模材料的水平方向的蚀刻速率、提高生产能力的。 用于解决问题的技术方案 在一个方面中，提供一种，其用于在具有上部电极和下部电极的平行平板型等离子体处理装置中，通过导入处理气体并对所述下部电极施加高频电力生成等离子体，对在衬底上交替层叠相对介电常数不同的第一膜和第二膜而形成的多层膜，以该多层膜上的光致抗蚀剂层为掩模，利用所述等离子体进行蚀刻，将所述多层膜形成为阶梯形状，所述的特征在于，包括:第一工序:以所述光致抗蚀剂层为所述掩模，对所述第一膜进行蚀刻；第二工序:将处理室内的压力设定为6T0rr以上30Torr以下，对所述下部电极施加等离子体生成用的高频电力和偏置用的高频电力，由此生成等离子体，并利用所生成的等离子体对所述光致抗蚀剂层进行蚀刻，使得所述光致抗蚀剂层的水平方向的面积缩小；和第三工序:以所述光致抗蚀剂层和所述第一膜为所述掩模，对所述第二膜进行蚀刻，以规定次数反复实施所述第一工序至所述第三工序。 专利技术效果 根据一个方面，能够提供一种能够提高掩模材料的水平方向的蚀刻速率、提高生产能力的。 【附图说明】 图1是示意地表示一个实施方式的三维层叠半导体存储器的结构的图。 图2是图1的I — I剖面图。 图3是表示一个实施方式的半导体器件的纵剖面的整体结构图。 图4是表示一个实施方式的的蚀刻工序的图。 图5是用于说明一个实施方式的半导体器件中实施的蚀刻的原理的图。 图6是用于说明一个实施方式的半导体器件中实施的蚀刻的原理的图。 图7是表示一个实施方式的离子入射角度的压力依赖性的图。 图8是表示一个实施方式的离子入射角度的压力依赖性的图。 图9是表示一个实施方式的等离子体处理装置A的实施例1、2和比较例的水平方向的蚀刻的实验结果的图。 图10是表示一个实施方式的等离子体处理装置B的实施例1、2和比较例的水平方向的蚀刻的实验结果的图。 图11是为了考察图9和图10的实验结果而数值化的图表。 【具体实施方式】 以下，参照附图，说明本专利技术的实施方式。此外，在本说明书和附图中，对具有实质上相同的功能结构的结构要素，标注相同符号，省略重复说明。 [三维层叠半导体存储器的结构] 首先，参照图1和图2，对使用本专利技术的一个实施方式的制造的三维层叠半导体存储器的一个例子进行说明。图1是示意地表示3D NAND闪存的结构的立体图。图2是图1的3D NAND闪存的I 一 I剖面图。3D NAND闪存是三维层叠半导体存储器的一个例子。 图1所示的NAND闪存100，例如，由各个作为擦除的一个单元的多个区块(block)构成。图1中，例示两个区块BK1、BK2。源极扩散层102形成于半导体衬底内，例如，在所有区块中共用地设置一个。源极扩散层102经由接触插塞(contact plug)PS，与源极线SL连接。在源极扩散层102上，例如，形成有由相对介电常数不同的第一膜和第二膜交替层叠形成的多层膜。图1中，为了图示方便，多层膜为6层结构，但是也可以为16层、32层，也可以为其以上。 图1中，除最上层之外剩下的5个绝缘膜，在各区块BK1、BK2内分别形成为板状，并且，其X方向的端部，为了与各绝缘膜接触，形成为阶梯形状。由此，多层膜形成为大致棱锥状(金字塔状)。最下层形成源极线侧选择栅极线SGS，除最下层和最上层之外剩下的4个绝缘膜形成4根字线WL。 最上层由在X方向延伸的线状的多条导电线构成。在一个区块BKl内，例如，配置6根导电线。最上层的例如6根导电线，形成6根位线侧选择栅极线SGD。 另外，用于构成NAND单元(NAND cell unit)的多个活性层(有源层)AC，以穿透多个绝缘膜到达源极扩散层102的方式在Z方向(相对于半导体衬底的表面为垂直方向)形成为柱状。 多个活性层AC的上端与在Y方向延伸的多个位线BL连接。另外，源极线侧选择栅极线SGS经由接触插塞PSG与在X方向延伸的引出线SGS1连接，字线WL分别经由接触插塞PWl?PW4与在X方向延伸的引出线Wl?W4连接。 另外，位线侧选择栅极线S⑶分别经由接触插塞PSD与在X方向延伸的引出线S⑶I连接。多根位线BL、引出线SGS1、引出线Wl?W4例如由金属构成。 图2是沿图1的I 一 I线剖切得到的剖面图。源极线侧选择栅极线SGS和字线WLl?WL4经由接触插塞PSG、接触插塞PWl?PW4，由在X方向延伸的引出线SGS1、引出线Wl?W4连接到未图示的构成驱动器(driver)的晶体管Tr。 [等离子体处理装置的整体结构] 接着，参照图3，说明本专利技术的一个实施方式的等离子体处理装置的整体结构。等离子体处理装置10构成为下部双频的平行平板型(电容耦合型)等离子体蚀刻装置，例如，具有表面由铝阳极化处理(Alumite)(阳极氧化处理)得到的铝构成的圆筒形的真空腔室(处理容器)11。腔室11接地。 在腔室11内，设置有载置作为被处理体的半导体晶片W (以下称为晶片W)的载置台12。载置台12例如由铝构成，经由绝缘性的筒状保持部14由从腔室11的底部垂直向上方延伸的筒状支承部16支承。在载置台12的上表面且静电吸盘40的周缘部，为了提高蚀刻的面内均匀性，配置有例如由硅构成的聚焦环(focus ring) 18。 在腔室11的侧壁与筒状支承部16之间形成有排气通路20。在排气通路20安装有环状的挡板(baffle) 22。在排气通路20的底部设置有排气口 24，经由排气管26与排气装置28连接。排气装置28具有未图示的真空泵，将腔室11内的处理空间减压至规定的真空度。在腔室11的侧壁安装有开闭晶片W的搬入搬出口的搬送用的门阀(gate valve) 30o 等离子体中的离子引入用(偏置用)的第一高频电源31和等离子体生成用的第二高频电源32分别经由匹配器33和匹配器34与载置台12电连接。第一高频电源31对载置台12施加对将等离子体的离子引入到载置台12上的晶片W起作用的频率，例如3.2MHz的第一高频电力。第二高频电源32对载置台12施加为了在腔室11内生成等离子体而起作用的频率，例如10MHz的第二高频电力。这样，载置台12也作为下部电极发挥作用。在腔室11的顶部，作为接地电位本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其用于在具有上部电极和下部电极的平行平板型等离子体处理装置中，通过导入处理气体并对所述下部电极施加高频电力生成等离子体，对在衬底上交替层叠相对介电常数不同的第一膜和第二膜而形成的多层膜，以该多层膜上的光致抗蚀剂层为掩模，利用所述等离子体进行蚀刻，将所述多层膜形成为阶梯形状，所述半导体器件的制造方法的特征在于，包括：第一工序：以所述光致抗蚀剂层为所述掩模，对所述第一膜进行蚀刻；第二工序：将处理室内的压力设定为6Torr以上30Torr以下，对所述下部电极施加等离子体生成用的高频电力和偏置用的高频电力，由此生成等离子体，并利用所生成的等离子体对所述光致抗蚀剂层进行蚀刻，使得所述光致抗蚀剂层的水平方向的面积缩小；和第三工序：以所述光致抗蚀剂层和所述第一膜为所述掩模，对所述第二膜进行蚀刻，以规定次数反复实施所述第一工序至所述第三工序。

【技术特征摘要】
【国外来华专利技术】2012.02.17 JP 2012-033372;2012.02.27 US 61/603,4051.一种半导体器件的制造方法，其用于在具有上部电极和下部电极的平行平板型等离子体处理装置中，通过导入处理气体并对所述下部电极施加高频电力生成等离子体，对在衬底上交替层叠相对介电常数不同的第一膜和第二膜而形成的多层膜，以该多层膜上的光致抗蚀剂层为掩模，利用所述等离子体进行蚀刻，将所述多层膜形成为阶梯形状，所述半导体器件的制造方法的特征在于，包括: 第一工序:以所述光致抗蚀剂层为所述掩模，对所述第一膜进行蚀刻； 第二工序:将处理室内的压力设定为6Torr以上30Torr以下，对所述下部电极施加等离子体生成用的高频电力和偏置用的高频电力，由此生成等离子体，并利用所生成的等离子体对所述光致抗蚀剂层进行蚀刻，使得所述光致抗蚀剂层的水平方向的面积缩小；和 第三工序:以所述光致抗蚀剂层和所...

【专利技术属性】
技术研发人员：川又诚也，本田昌伸，
申请(专利权)人：东京毅力科创株式会社，
类型：发明
国别省市：日本;JP