制造半导体装置的方法和半导体装置制造方法及图纸

为了提高半导体装置的倒装芯片焊接的连接可靠性。在半导体装置的制造中使用下述的配线基板，在该配线基板中，横跨该配线基板上表面上的阻焊膜的开口区域的配线的一侧上具有凸点电极，另一侧上具有其上无凸点电极的多个宽幅部分，通过使用上述的配线基板可以在焊料预涂覆步骤中的回流处理期间将所述配线上的焊料分散至各个宽幅部分。这样的配置可以减小各端子上的焊料和各宽幅部分上的焊料之间的高度差，从而增强倒装芯片焊接中的连接可靠性。

【技术实现步骤摘要】
制造半导体装置的方法和半导体装置 相关申请的夺叉引用 在此通过引用全部并入2013年3月22日提交的日本专利申请第2013-061089号 的公布内容，包括说明书、附图和摘要。
本专利技术涉及半导体装置的制造技术和半导体装置，例如，涉及适用于通过凸点电 极将半导体芯片安装在配线基板上获得的半导体装置的有效技术。
技术介绍
日本专利特开第2008-80396号（专利文献1)描述了用于将焊料预涂覆在电极的 表面的焊膏组合物，所述焊膏组合物包含焊料粉或析出型焊料材料和焊剂。 日本专利特开平5 (1993)-308184 (专利文献2)描述了焊料涂覆的电路板，所述 焊料涂覆的电路板在其焊盘上具有焊料层，所述焊料层具有焊接元件引线所需的厚度。焊 盘具有下述的结构：其在焊盘长度方向上宽度局部地增大并且在所产生的宽幅部分上具有 焊料凸点部分，其焊料层比另外部分的焊料层厚。 W02009/034628 (专利文献3)描述了焊料预涂覆的基板，所述焊料预涂覆的基板 具有由布线图和连接焊盘构成的连接导线分布图，所述布线图将成为配线，所述连接焊盘 在将要焊接配设于电子部件上的凸点的位置与所述布线图连续地形成。连接焊盘形成为其 宽度尺寸比布线图的宽度尺寸大。 日本专利特开2000-77471 (专利文献4)描述了倒装芯片封装基板，所述倒装芯片 封装基板具有导线分布图，所述导线分布图由布线图和待焊接凸点的连接焊盘构成。而且， 该文献描述了将连接焊盘形成为宽度尺寸比布线图的宽度尺寸大的技术。 [专利文献1]日本专利特开2008-80396 [专利文献2]日本专利特开平5 (1993)-308184 [专利文献 3]冊2〇〇9/〇34628 [专利文献4]日本专利特开2000-77471
技术实现思路
BGA (球栅阵列）封装具有下述结构：半导体芯片通过在该半导体芯片的表面上形 成为连接端子的凸点电极安装于配线基板上。 所述BGA封装的配线基板在其表面上要求有用于布置待与布置于半导体芯片侧 的多个凸点电极连接的多个引线部分的区域。在此区域中，在配线基板的表面上形成的绝 缘膜被部分地开口并且引线部分布置为从所述绝缘膜的开口部分露出。 BGA的这样的配线基板在其背表面侧具有用于与BGA的外部端子连接的多个连接 盘，并且在表面侧的所述多个引线部分通过配线与背表面侧的所述多个连接盘分别电气连 接。 因此，在基板的表面侧，配线从用于倒装芯片焊接的引线部分(该引线部分在绝缘 膜的开口部分露出）引出至该绝缘膜的开口部分的内侧或外侧，并且引出这些配线以与背 表面侧的连接盘连接。 当随着BGA具有更强的功能，引脚的数目增加并且配线密度变高时，在基板的表 面侧，引出以横跨绝缘膜的开口部分的内侧区域和外侧区域的配线成为必要。 在倒装芯片焊接中，引线部分的上表面有时候预涂覆焊料以将半导体芯片的多个 凸点电极稳定地连接至配线基板的引线部分。在预涂覆期间，横跨所述配线基板的绝缘部 分的开口部分并且从而具有露出的表面的配线的上表面也预涂覆焊料。 本专利技术的专利技术人研究了使用配备有上述的横跨所述开口部分的配线的配线基板 的倒装芯片封装的焊接，由此，发现了下面所述的问题。 在倒装芯片封装步骤之前，在使用焊料预涂覆配线基板的多个引线部分的上表面 的步骤中，当焊料供应至引线部分上并且执行焊料回流时，所述焊料可在回流之后在横跨 开口部分的配线的任意位置积聚。如果所述积聚的焊料的高度比半导体芯片的凸点电极的 高度高，则在倒装芯片焊接期间发生所述积聚的焊料与半导体芯片的表面之间的接触（干 扰）并且半导体芯片被所述积聚的焊料抬起，因为其妨碍了半导体芯片的凸点电极接触配 线基板的引线部分，这不可避免地导致凸点电极和引线部分之间的连接失败(未连接)。 本文公开的实施方式的一个目的为提供能够在半导体装置的倒装芯片焊接中改 善连接可靠性的技术。 根据本文的说明书和附图，另外的目的和新颖的特征将是显而易见的。 根据一种实施方式制造半导体装置的方法包括：准备配线基板的步骤，所述配线 基板包括其上具有多个端子的第一表面，所述第一表面具有通过将绝缘膜开口获得的第一 区域、位于所述第一区域内侧的第二区域以及位于所述第一区域外侧的第三区域；准备半 导体芯片的步骤，所述半导体芯片在其多个表面电极上具有凸点电极。进一步地，所述方法 包括通过连接部件将半导体芯片的凸点电极和配线基板的端子电气连接的步骤。所述配线 基板在其第一区域具有端子和横跨所述第一区域的配线并且所述配线具有横跨所述第一 区域的第一部分和从所述第二区域或所述第三区域露出并且与所述端子中的一部分端子 连接的第二部分。所述第二部分的端子在其上具有凸点电极并且所述第一部分具有比配线 宽的宽幅部分。 根据上述实施方式，可以提高半导体装置的倒装芯片焊接的连接可靠性。 【附图说明】 图1为显示待安装在实施方式的半导体装置上的半导体芯片的主表面的结构的 一种例子的俯视图； 图2为显示实施方式的半导体装置的结构的一种例子的横截面图； 图3为显示图2中所示的半导体装置的具体结构的一种例子的部分放大的横截面 图； 图4为显示图2中所示半导体装置中柱状凸点电极的连接状态的一种例子的部分 横截面图； 图5为显示待安装在实施方式的半导体装置上的配线基板的上表面上的配线走 向的一种例子的部分俯视图； 图6为显示图5所示的部分B的结构的一种例子的部分放大俯视图； 图7为显示图5所示的部分C的结构的一种例子的部分放大俯视图； 图8包括显示实施方式的半导体装置的制造过程的一种例子的流程图和横截面 图； 图9为显示待在图8所示的制造中使用的配线基板的结构的一种例子的俯视图； 图10为显示在图9所示的配线基板的制造中在形成焊料涂层之前的引线的结构 的一种例子的横截面图； 图11为显示在图9所示的配线基板的制造中在形成焊料涂层之后的引线的结构 的一种例子的横截面图； 图12为显示在图9所示的配线基板的制造中在回流处理之后的焊料的状态的一 种例子的横截面图； 图13为显示图12中所示焊料的状态的一种例子的放大的俯视图； 图14为显示在待在实施方式中使用的配线基板的回流处理之后的焊料的状态的 一种例子的部分俯视图； 图15为显示沿图14中所示的线A-A截取的结构的部分横截面图； 图16为显示在图8所示的制造中在涂覆底层填料之后的结构的一种例子的俯视 图； 图17为显示在图8所示的制造中在倒装芯片焊接之后的结构的一种例子的俯视 图； 图18为显示在图17所示的倒装芯片焊接之后的结构的一种例子的部分俯视图； 图19为显示沿图18所示的线A-A截取的结构的部分横截面图； 图20为显示待在实施方式的第二变形例的半导体装置的制造中使用的配线基板 的结构的横截面图； 图21为显示在实施方式的第二变形例的半导体装置的制造中在倒装芯片焊接之 后的结构的横截面图； 图22为显示在实施方式的第二变形例的半导体装置的制造中在涂覆底层填料之 后的结构的横截面图； 图23为显示在实施方式的第二变形例本文档来自技高网...

【技术保护点】
一种制造半导体装置的方法，包括下述步骤：(a)准备配线基板，所述配线基板具有第一表面和位于所述第一表面的相反侧的第二表面，所述第一表面上具有多个端子，所述配线基板具有位于所述第一表面上的绝缘膜，并且在所述第一表面上具有通过将所述绝缘膜开口获得的第一区域、在平面视图中位于所述第一区域内侧的第二区域以及在平面视图中位于所述第一区域外侧的第三区域；(b)准备半导体芯片，所述半导体芯片具有第一主表面和位于所述第一主表面的相反侧的第二主表面，所述第一主表面上具有多个表面电极，并且所述半导体芯片在所述表面电极上具有凸点电极；以及(c)通过连接部件将所述半导体芯片的凸点电极与所述配线基板的端子电气连接以执行所述半导体芯片到所述配线基板的第一表面的倒装芯片焊接，其中，所述配线基板在其所述第一区域具有端子和横跨所述第一区域并且延伸到所述第二区域和所述第三区域的配线，其中，所述配线具有横跨所述第一区域的第一部分和从所述第二区域或所述第三区域露出以与所述端子中的一部分端子连接的第二部分，以及其中，所述第二部分的端子在其上具有凸点电极并且所述第一部分具有比所述配线的宽度宽的宽幅部分。

【技术特征摘要】
2013.03.22 JP 2013-0610891. 一种制造半导体装置的方法，包括下述步骤： (a) 准备配线基板，所述配线基板具有第一表面和位于所述第一表面的相反侧的第二 表面，所述第一表面上具有多个端子，所述配线基板具有位于所述第一表面上的绝缘膜，并 且在所述第一表面上具有通过将所述绝缘膜开口获得的第一区域、在平面视图中位于所述 第一区域内侧的第二区域以及在平面视图中位于所述第一区域外侧的第三区域； (b) 准备半导体芯片，所述半导体芯片具有第一主表面和位于所述第一主表面的相反 侧的第二主表面，所述第一主表面上具有多个表面电极，并且所述半导体芯片在所述表面 电极上具有凸点电极；以及 (c) 通过连接部件将所述半导体芯片的凸点电极与所述配线基板的端子电气连接以执 行所述半导体芯片到所述配线基板的第一表面的倒装芯片焊接， 其中，所述配线基板在其所述第一区域具有端子和横跨所述第一区域并且延伸到所述 第二区域和所述第三区域的配线， 其中，所述配线具有横跨所述第一区域的第一部分和从所述第二区域或所述第三区域 露出以与所述端子中的一部分端子连接的第二部分，以及 其中，所述第二部分的端子在其上具有凸点电极并且所述第一部分具有比所述配线的 宽度宽的宽幅部分。2. 根据权利要求1所述的制造半导体装置的方法， 其中，所述配线在其第一部分具有多个宽幅部分，并且所述多个宽幅部分设置成使彼 此相邻的任意两个宽幅部分之间沿所述第一部分中配线的延伸方向的距离不超过所述第 二部分中的端子和配线沿延伸方向的总长度。3. 根据权利要求1所述的制造半导体装置的方法， 其中，所述配线在其第一部分具有多个宽幅部分和弯曲部分，其中所述配线在所述弯 曲部分处弯曲，并且所述多个宽幅部分设置为将所述弯曲部分夹在所述宽幅部分之间。4. 根据权利要求1所述的制造半导体装置的方法， 其中，所述配线在其第一部分具有多个宽幅部分和弯曲部分，其中所述配线在所述弯 曲部分处弯曲，并且所述多个宽幅部分中的部分宽幅部分设置为与所述弯曲部分重叠。5. 根据权利要求1所述的制造半导体装置的方法， 其中，在所述配线的第一部分中的宽幅部分上不具有凸点电极。6. 根据权利要求1所述的制造半导体装置的方法， 其中，所述第二区域和所述第三区域中具有多个通孔，所述通孔中的每个通孔从所述 第一表面到所述第二表面穿透所述配线基板。7. 根据权利要求1所述的制造半导体装置的方法， 其中，所述配线的第一部分和第二部分在所述第二区域或所述第三区域内的所述...

【专利技术属性】
技术研发人员：渡边正树，马场伸治，德永宗治，岩崎俊宽，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP