用于封装的铜表面处理制造技术

本发明专利技术涉及用于封装的铜表面处理。管芯具有顶面，及具有在管芯顶面上方突出的一部分的金属柱。金属柱的侧壁具有纳米线。管芯与封装衬底相接合。底部填充填充至管芯和封装衬底之间的间隔内。

【技术实现步骤摘要】
用于封装的铜表面处理
本申请涉及半导体领域，更具体地，涉及用于封装的铜表面处理。
技术介绍
在形成集成电路的过程中，诸如晶体管的器件首先在属于晶圆一部分的半导体衬底的表面处形成。然后，互连结构形成在半导体衬底和器件上方。诸如金属凸块的电连接件形成在半导体晶圆的表面上，以便可以对器件进行存取。晶圆被锯切成多个半导体管芯。 半导体管芯的封装可以通过回流焊工艺实施。在封装中，对焊料区域进行回流，以将半导体管芯和诸如器件管芯、中介层、封装衬底等的其他封装组件相接合。在接合后，在半导体管芯与相应的接合封装组件之间可能会存在间隙。底部填充物通常被配置在间隙中并且被固化。底部填充物保护焊料区域及周围的结构。
技术实现思路
为解决上述问题，本专利技术提供了一种器件，包括:管芯，包括:顶面；以及金属柱，包括在所述管芯的所述顶面上方突出的一部分，其中，所述金属柱的侧壁包括纳米线。 其中，所述金属柱包括位于所述金属柱的顶面上的焊料区域，并且所述顶面不包括纳米线。 其中，所述纳米线包括氢氧化铜(Cu (OH)2)和碳酸铜(CuCO3)。 其中，所述纳米线在纵向上具有基本上平行于所述管芯的顶面的整体趋势。 其中，所述纳米线的平均粗糙度大于约40nm。 其中，所述纳米线的平均间距小于约500nm。 该器件进一步包括:封装组件，所述金属柱通过焊料区域接合至所述封装组件，所述焊料区域位于所述金属柱的顶面上；以及底部填充物，位于所述封装组件和所述管芯之间的间隙中，所述底部填充物与所述纳米线物理接触。 此外，还提供了一种封装件，包括:管芯，包括:铜柱，位于所述管芯的顶面处，所述铜柱的侧壁包括纳米线，所述纳米线包括碳酸铜(CuCO3),并且所述铜柱的顶面基本上不包括碳酸铜；封装衬底；以及焊料区域，将所述管芯的所述顶面接合至所述封装衬底。 其中，所述纳米线进一步包括氢氧化铜(Cu(OH)2),以及所述氢氧化铜和所述碳酸铜的总原子百分比高于约60%。 该封装件进一步包括:一氧化铜层(CuO)，位于所述铜柱的上方；以及氧化铜(Cu2O)层，位于所述一氧化铜层和所述铜柱之间。 其中，所述纳米线的平均长度与所述纳米线的平均宽度的比率大于约1.5。 其中，所述纳米线的平均粗糙度大于约120nm。 其中，所述纳米线的平均间距小于约500nm。 其中，所述碳酸铜的第一原子百分比高于在自然铜氧化物中的所述碳酸铜的第二原子百分比。 此外，还提供了一种方法，包括:对芯片实施化学处理以在金属柱的侧壁上产生纳米线，其中，所述金属柱包括在所述芯片中并且突出超过所述芯片的顶面；将所述芯片接合至封装组件，焊料区域将所述金属柱的顶面连接至所述封装组件；以及将底部填充物配置在所述芯片和所述封装组件之间，所述底部填充物与所述金属柱的所述侧壁相接触。 其中，对其中具有所述芯片的晶圆实施所述化学处理，并且所述方法进一步包括:在所述化学处理之后且在所述接合步骤之前，对所述晶圆实施管芯锯切以使所述芯片与所述晶圆分离。 其中，通过在化学溶液中处理所述管芯来实施所述化学处理，所述化学溶液包括溶解在水中的化学试剂，并且所述化学试剂选自主要包含亚氯酸钠(NaC102)、氢氧化钠(NaOH)、磷酸钠(NaPO4)和它们的组合的组。 其中，所述化学试剂包括NaC102、Na0H和NaPO4。 其中，实施所述化学处理的化学溶液的温度介于约70°C到约100°C之间。 其中，实施所述化学处理的时间介于约10分钟到约40分钟之间。 【附图说明】 为了更全面地理解实施例及其优点，现将结合附图所进行的描述作为参考，其中: 图1至图5是根据示例性实施例的晶圆形成和锯切的中间步骤的截面图；以及 图6至图8示出了根据示例性实施例的从晶圆上锯切的封装组件与另一个封装组件相接合的截面图。 【具体实施方式】 下面，详细讨论本专利技术各实施例的制造和使用。然而，应该理解，本专利技术提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅是示例性的，而不用于限制本专利技术的范围。 根据不同实施例，本公开提供了一种用于处理连接件并将包括连接件的管芯分别连接起来的方法。结合一些实例性的实施例，描述了处理过程和连接过程的中间状态。讨论了实施例的变化。在本公开全部的不同视图和描述性的实施例中，相同的参考符号用来指定相同的元件。 参照图1，提供了晶圆2。在一些实施例中，晶圆2是器件晶圆。因此，晶圆2上的衬底10可以是诸如硅衬底的半导体衬底，当然，衬底10也可以由其他半导体材料形成，诸如硅锗、碳化硅、砷化镓等。可以包括晶体管、二极管、电阻器等的半导体器件14可以形成在衬底10的表面。互连结构12进一步形成在衬底10的上方。互连结构12可以包括介电层(未不出)，介电层可以包括层间介电层和金属间介电层(IMD)。互连结构12进一步包括在介电层中形成的金属线和通孔(未示出)并且电连接至半导体器件14。金属线和通孔可以由铜或铜合金形成。 在备选实施例中，晶圆2是中介层晶圆，且晶圆2基本上不包括有源器件(诸如晶体管)和无源器件(诸如电阻器、电容器、电感器等)。在这些实施例中，衬底10可以由半导体材料或介电材料形成，电连接件可以形成在衬底10的相对侧上并相互电连接。在备选实施例中，晶圆2是中介层晶圆且晶圆2基本上不包括源器件，但晶圆2中包括无源器件。 金属焊盘16形成在互连结构12上方。金属焊盘16可以包括铝(Al)、铜(Cu)、银(Ag)、金(Au)、镍(Ni)、钨(W)、以上材料的合金、和/或以上材料的多层。在一些示例性实施例中，金属焊盘16包括铝铜。金属焊盘16可以(例如，通过在其下的互连结构12)电连接至半导体器件14。在一些实施例中，形成钝化层(未示出)以覆盖金属焊盘16的边缘部分。钝化层可由氧化硅、氮化硅、或以上材料的多层形成。 凸块下金属(UBM) 18形成在金属焊盘16上方且电连接至金属焊盘16。在一些实施例中，如图1所示，UBM18形成在金属焊盘16上方且与金属焊盘16相接触。在备选实施例中，形成后钝化互连(PPI，未示出)结构以将金属焊盘16电连接至UBM18，其中UBM18可以设置(land)在PPI的焊盘上。在一些示例性实施例中，UBM18的每一个均包括势垒层(未示出)及在势垒层上方的晶种层(未示出)。势垒层可以延伸到顶部介电层20中的开口内，其可以包括诸如聚酰亚胺、苯并环丁烯(BCB)、聚苯并噁唑(PBO)等的聚合物。势垒层可以是钛层、氮化钛层、钽层、氮化钽层、或由钛合金或钽合金形成的层。晶种层的材料可以包括铜或铜合金，当然，也可使用其他金属，诸如银、金、铝、钯、镍、镍合金、钨合金、铬、铬合金、以及以上材料的组合。 金属柱22形成在UBM18上方且电连接至UBM18。金属柱22的一部分突出到介电层20的上方，其中介电层20是晶圆2的表面介电层。在一些实施例中，金属柱22通过电镀形成。金属柱22的每一个均可以至少包括含铜、铜合金等的下部。在一些示例性实施例中，金属柱22下部中的铜的重量百分比大于约98%，且可以大于约99.5%。金属柱22也可以包括基本上纯的铜。此外，在电镀时，金属柱22可以不包括氢和碳。焊料区域本文档来自技高网...

【技术保护点】
一种器件，包括：管芯，包括：顶面；以及金属柱，包括在所述管芯的所述顶面上方突出的一部分，其中，所述金属柱的侧壁包括纳米线。

【技术特征摘要】
2013.03.11 US 13/794,6981.一种器件，包括: 管芯，包括: 顶面；以及 金属柱，包括在所述管芯的所述顶面上方突出的一部分，其中，所述金属柱的侧壁包括纳米线。2.根据权利要求1所述的器件，其中，所述金属柱包括位于所述金属柱的顶面上的焊料区域，并且所述顶面不包括纳米线。3.根据权利要求1所述的器件，其中，所述纳米线包括氢氧化铜(Cu(OH)2)和碳酸铜(CuCO3 )。4.根据权利要求1所述的器件，其中，所述纳米线在纵向上具有基本上平行于所述管芯的顶面的整体趋势。5.根据权利要求1所述的器件，其中，所述纳米线的平均粗糙度大于约40nm。6.根据权利要求1所述的器件，其中，所述纳米线的平均间距小于约500nm。7.根据权利要求1所述的器件，进一步包括: 封装组件，所述金属柱通过焊料区域接合至所述封装组件，所述焊料区域位于所...

【专利技术属性】
技术研发人员：张志鸿，郭庭豪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71