半导体器件制造技术

一种半导体器件，包括半导体芯片（12）、布置在第一方向上的多个端子（14）、密封半导体芯片和端子的树脂部分（16）。端子在第二方向上从树脂部分的侧表面突出，并包括具有第一部分（22）和第二部分（24）的至少一个附属端子。在附属端子中，第一部分的第一纵向端位于树脂部分内部，且第二部分布置成相邻于第一部分。此外，在第三方向上第一部分的长度（H1）大于第二部分的长度（H2），且在第一方向上第一部分的长度（W1）小于第二部分的长度（W2）。

【技术实现步骤摘要】
半导体器件
本公开内容涉及包括半导体芯片、端子以及密封半导体芯片和端子的树脂部分的半导体器件。
技术介绍
如在JP2012-005301A (对应于US2012/0001227A1)中公开的，半导体器件包括半导体芯片、端子以及密封半导体芯片和端子的树脂部分。端子从树脂部分的表面朝着外部突出，并布置在一个方向上。在JP2012-005301A中，也被称为主端子的半导体芯片的主电路的端子在一个方向上布置在端子板上。端子板具有在两个相邻主端子之间的凹进部分。此外，多个控制端子在一个方向上布置在不同的端子板上，且端子板具有绝缘间壁(partition wall)，绝缘间壁具有肋形状并将控制端子分成多个组。在上述半导体器件中，端子板由树脂材料制成，且端子板的凹进部分和间壁保证在两个相邻端子之间的距离。在沿着也被称为爬电距离的表面的两个相邻端子之间的该距离需要被保证。在JP2012-005301中公开的结构中，为了在端子被布置所沿着的方向上减小半导体器件的尺寸，每个凹进部分的宽度和每个间壁的宽度需要减小。然而，考虑到树脂制成的端子板的强度、耐受电压和处理准确度，由树脂材料制成并具有凹进部分和间壁的每个端子板的尺寸难以充分减小。
技术实现思路
鉴于前述困难，本公开内容的目的是提供沿着端子的布置方向在尺寸上减小同时保证端子的导电能力的半导体器件。根据本公开内容的方面，半导体器件包括半导体芯片、与半导体芯片电连接的多个端子以及密封半导体芯片和部分地密封每个端子的树脂部分。端子布置在第一方向上，并从树脂部分的侧表面突出和从侧表面向外延伸。每个端子的纵向方向被称为第二方向，且垂直于第一方向和第二方向的方向被称为第三方向。端子包括具有第一部分和第二部分的至少一个附属端子(subject terminal)ο在附属端子中，第一部分的第一纵向端位于树脂部分内部，而第一部分的第二纵向端位于树脂部分外部，且第二部分布置成在第二方向上相邻于第一部分。在附属端子中，在第三方向上第一部分的长度大于第二部分的长度，且在第一方向上第一部分的长度小于第二部分的长度。使用上述器件，半导体器件沿着端子的布置方向的主体尺寸减小了，同时保证端子的导电能力。【附图说明】从参考附图进行的下列详细描述中，本公开内容的上述和其它目的、特征和优点将变得更明显。在附图中:图1是示出根据本公开内容的实施例的半导体器件的等效电路的电路图；图2是示出半导体器件的配置的平面图的示图；图3是示出半导体器件的端子和半导体芯片的平面图的示图；图4是示出根据本公开内容的第一实施例的由图2中的虚线IV示出的半导体器件的部分的透视放大视图的示图；图5是示出根据本公开内容的第一实施例的由图2中的虚线IV示出的半导体器件的部分的平面图的示图；图6是示出根据本公开内容的第一实施例的在图5中的线V1-VI中的半导体器件的部分的横截面视图的示图；图7A是示出根据本公开内容的第一修改的半导体器件的端子的平面图的示图，而图7B是示出沿着图7A中所示的线VIIB-VIIB的半导体器件的横截面视图的示图；图8A是示出根据本公开内容的第二修改的半导体器件的端子的平面图的示图，而图8B是示出沿着图8A中所示的线VIIIB-VIIIB的半导体器件的横截面视图的示图；图9是示出根据本公开内容的第二实施例的由图2中的虚线IV示出的半导体器件的部分的透视放大视图的示图；图10是示出根据本公开内容的第二实施例的由图2中的虚线IV示出的半导体器件的部分的平面图的示图；图11是示出根据本公开内容的第二实施例的在图10中的线X1-XI中的半导体器件的部分的横截面视图的示图；图12A是示出在弯曲过程之前的根据第三实施例的半导体器件的附属端子的平面图的示图，而图12B是示出在弯曲过程之后的根据第三实施例的半导体器件的附属端子的平面图的示图；图13是示出根据本公开内容的第四实施例的由图2中的虚线IV示出的半导体器件的部分的透视放大视图的示图；图14是示出根据本公开内容的第三修改的半导体器件的部分的横截面视图的示图；图15是示出根据本公开内容的第四修改的半导体器件的平面图的示图。【具体实施方式】(第一实施例)下文将参考附图描述根据本公开内容的实施例的半导体器件10。如图1所示，半导体器件10包括脉冲宽度调制(PWM)逆变器电路。在本实施例中，作为一个例子，逆变器电路由三相逆变器提供。具体地，半导体器件10包括具有六个半导体芯片12a到12f的半导体芯片组12和对应于半导体芯片12a到12f的端子14。也就是说，半导体器件10具有6合I封装。在半导体器件10中，从半导体器件的同一侧表面突出的端子14被布置所沿着的轴被定义为X轴，垂直于X轴的每个端子14的纵轴被定义为Y轴，垂直于X轴和Y轴的轴被定义为Z轴。沿着X轴的方向也被称为第一方向，沿着Y轴的方向也被称为第二方向，以及沿着Z轴的方向也被称为第三方向。在下文中，平面形状是由X轴和Y轴定义的X-Y平面上的形状。半导体芯片12a包括η沟道绝缘栅双极晶体管(IGBT)和与IGBT反并联地连接的续流二极管(FWD)。半导体芯片12b包括η沟道IGBT和与IGBT反并联地连接的FWD。在半导体芯片12a中，IGBT的集电极电极与FWD的阴极电极和高功率端子14p连接。在下文中，高功率端子14p也被称为P端子(P) 14p。在半导体芯片12b中，IGBT的发射极电极与FWD的阳极电极和具有比高功率端子14p的电位低的电位的低功率端子14η连接。在下文中,低功率端子14η也被称为N端子(N) 14η。此外，半导体芯片12a的IGBT的发射极电极和半导体芯片12a的FWD的阳极电极在连接点CNl处与半导体芯片12b的IGBT的集电极电极和半导体芯片12b的FWD的阴极电极连接。此外，三相逆变器的U相输出端子14u连接到连接点CN1。半导体芯片12a和半导体芯片12b分别配置U相电路的上臂电路和下臂电路。半导体芯片12c包括与IGBT反并联地连接的η沟道IGBT和FWD，而半导体芯片12d包括与IGBT反并联地连接的η沟道IGBT和FWD。在半导体芯片12c中，IGBT的集电极电极与FWD的阴极电极和P端子14p连接。在半导体芯片12d中，IGBT的发射极电极与FffD的阳极电极和N端子14η连接。此外，半导体芯片12c的IGBT的发射极电极和半导体芯片12c的FWD的阳极电极在连接点CN2处与半导体芯片12d的IGBT的集电极电极和半导体芯片12d的FWD的阴极电极连接。此外，三相逆变器的V相输出端子14v连接到连接点CN2。半导体芯片12c和半导体芯片12d分别配置V相电路的上臂电路和下臂电路。半导体芯片12e包括与IGBT反并联地连接的η沟道IGBT和FWD，而半导体芯片12f包括与IGBT反并联地连接的η沟道IGBT和FWD。在半导体芯片12e中，IGBT的集电极电极与FWD的阴极电极和P端子14p连接。在半导体芯片12f中，IGBT的发射极电极与FffD的阳极电极和N端子14η连接。此外，半导体芯片12e的IGBT的发射极电极和半导体芯片12e的FWD的阳极电极在连接点CN3处与半导体芯片12f的IGBT的集电极电极和半导体芯片12f的FWD的阴极电极连接。此外，三本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体芯片（12）；与所述半导体芯片（12）电连接的多个端子（14）；以及树脂部分（16），其密封所述半导体芯片（12）且部分地密封每个所述端子（14），其中所述端子布置在第一方向上，并且从所述树脂部分（16）的侧表面（16c、16d）突出且从所述侧表面（16c、16d）向外延伸，其中每个所述端子（14）的纵向方向被称为第二方向，且垂直于所述第一方向和所述第二方向的方向被称为第三方向，其中所述端子（14）包括具有第一部分（22）和第二部分（24）的至少一个附属端子，其中，在所述附属端子中，所述第一部分（22）的第一纵向端位于所述树脂部分（16）内部，而所述第一部分（22）的第二纵向端位于所述树脂部分（16）外部，且所述第二部分（24）被布置成在所述第二方向上相邻于所述第一部分（22），并且其中，在所述附属端子中，在所述第三方向上所述第一部分（22）的长度（H1）大于所述第二部分（24）的长度（H2），且在所述第一方向上所述第一部分（22）的长度（W1）小于所述第二部分（24）的长度（W2）。

【技术特征摘要】
2013.02.27 JP 2013-0374631.一种半导体器件，包括: 半导体芯片(12); 与所述半导体芯片(12)电连接的多个端子(14);以及 树脂部分(16)，其密封所述半导体芯片(12)且部分地密封每个所述端子(14)， 其中所述端子布置在第一方向上，并且从所述树脂部分(16)的侧表面(16cU6d)突出且从所述侧表面(16c、16d)向外延伸， 其中每个所述端子(14)的纵向方向被称为第二方向，且垂直于所述第一方向和所述第二方向的方向被称为第三方向， 其中所述端子(14)包括具有第一部分(22)和第二部分(24)的至少一个附属端子，其中，在所述附属端子中，所述第一部分(22)的第一纵向端位于所述树脂部分(16)内部，而所述第一部分(22)的第二纵向端位于所述树脂部分(16)外部，且所述第二部分(24)被布置成在所述第二方向上相邻于所述第一部分(22)，并且 其中，在所述附属端子中，在所述第三方向上所述第一部分(22)的长度(Hl)大于所述第二部分(24)的长度(H2)，且在所述第一方向上所述第一部分(22)的长度(Wl)小于所述第二部分(24)的长度(W2)。2.根据权利要求1所述的半导体器件， 其中所述半导体芯片(12)包括功率半导体元件， 其中所述端子(14)包括多个主端子(14a)和多个控制端子(14b)，并且其中所述附属端子由所述主端子(14a)中的一个主端子或相邻于所述主端子(14a)中的所述一个主端子的端子(14)提供。3.根据权利要求2所述的半导体器件， 其中所述附属端子由所述主端子(14a)中的所述一个主端子提供。4.根据权利要求2所述的半导体器件， 其中相邻于所述主端子(14a)中的所述一个主端子的所述端子是所述控制端子(14b)中的一个控制端子，并且 其中所述附属端子由相邻于所述主端子(14a)中的所述一个主...

【专利技术属性】
技术研发人员：米田秀司，
申请(专利权)人：株式会社电装，
类型：发明
国别省市：日本;JP