功率半导体器件及其制造方法技术

本发明专利技术涉及一种功率半导体器件及其制造方法，在VDMOSFET芯片的截止保护区中设置了通孔区，确保器件的截止保护区可以正常工作，节省原有结构中需要额外再增加设置通孔区的面积，控制了使用CSP封装时芯片所需要增加的面积。本发明专利技术中，通孔位于芯片截止保护区内，截止保护区环绕包围芯片，位于芯片最外圈，对比传统的通孔设置数量和位置，本发明专利技术结构中的通孔数量可以设置更多、分布更加均匀，获得更低的Rdson。本发明专利技术中漏极焊接材料也设置于截止保护区，这样，由通孔内引出的第一金属就很容易连接至漏极焊接材料中的漏极种子金属，不需要再增加额外的金属层，并且，漏极焊接材料与源极焊接材料之间的间距可以方便的设置，简化设计难度，加强产品可靠性。

【技术实现步骤摘要】
功率半导体器件及其制造方法
本专利技术涉及一种半导体器件及其制造方法，尤其是一种具有CSP封装结构的功率VDMOSFET器件及其制造方法，属于半导体器件的

技术介绍
移动通信、移动电源等便携式电子产品中的电源管理类功率器件多采用N沟道或者P沟道的小功率VDMOSFET（垂直双扩散金属氧化物半导体）器件，这类器件通常使用一些小功率的表面贴装类型的封装形式，例如SOT-23、SOP-8、TSSOP-8、DFN系列等等。但随着近些年来便携式电子产品对体积、重量、可靠性的要求日益增加，上述这些类型的传统封装形式已经渐渐无法满足终端产品的要求。近些年来，一种先进的封装技术越来越多的使用在VDMOSFET器件的封装当中，即WLCSP封装，英文全称是Wafer-LevelChipScalePackaging（晶圆级芯片封装），不同于传统的芯片封装方式（先切割再封装，而封装后至少增加原芯片20%的体积），此种技术是先在整片晶圆上进行封装和测试，然后才切割成一个个的器件颗粒，因此封装后的体积等同于芯片在晶圆上的原始尺寸，并且由于CSP封装使用芯片表面植锡球的方式来替代传统封装中键合金属引线的方式，封装引线所带来的寄生电感和寄生电阻都会显著减小，芯片工作时所产生的热量也更容易通过锡球传递到电路板和周围环境来散发掉，因此，器件的过流能力也更强，可靠性也从而得到提升。VDMOSFET器件的结构特点是器件的栅极和源极位于芯片的正面，而器件的漏极位于芯片的背面，在使用原有传统封装形式封装芯片时，芯片的背面粘附贴装在金属引线框架上（Lead-frame）并通过引线框架上的漏极引脚引出漏极，芯片的栅极、源极通过键合金属引线分别与引线框架上的栅极引脚、源极引脚相连，此时，器件所有电极的引脚都位于同一平面，这样就便于器件直接贴装在PCB电路板上面。而对于CSP封装，由于其是在芯片的正面进行植球来作为器件的电极引出，每个锡球最终会对应于PCB电路板上的每个脚位来贴装连接，这就需要连接器件每个电极的锡球都要位于同一平面，而VDMOSFET的漏极位于芯片背面，因此，当所封装的芯片是单芯片时（SingleDie）或者封装的两颗芯片（DualDie）不是共漏极（CommonDrain）的连接方式，那么芯片背面的漏极就需要一种特殊的引出方式来确保器件可以用于表面贴装的安装方式。中国专利CN102738036A和美国专利US20130277735A1分别公开了一种“晶圆级MOSFET金属化”和“WaferLevelMOSFETMetallization”，两份专利都提出在芯片边缘利用TSV（ThroughSiliconVia）技术，即硅通孔技术将位于VDMOSFET芯片背面的漏极引至芯片正面，同时，在芯片正面通过设置两层或两层以上的金属并采用植球方式来最终引出器件的每个电极，该结构的器件适宜于表面贴装的安装方式。然而该种结构依然存在一些技术缺陷，在实际生产中会受到一定的制约，具体包括：1、并未具体描述TSV通孔在芯片当中设置的相对位置与数量。以任意一款功率VDMOSFET芯片为例，如图1所示的芯片正面俯视示意图，所述VDMOSFET芯片都包含有源区a与终端保护区b，其中有源区a又包含栅极区c和源极区d，其中终端保护区b又包含分压保护区e和截止保护区f，硅通孔g的目的是将芯片背面的漏极引至芯片正面，硅通孔g的位置和数量直接影响芯片总面积和漏源导通电阻（Rdson）的大小，芯片面积直接决定产品的成本，成本与器件特性形成了相互制约的关系，因此，器件最终的性价比是决定产品竞争力的重要因素。2、由于在芯片正面采用两层金属层，因此，至少需要增加一层光刻板才能实现，除此以外，还需要增加两层金属层之间的绝缘隔离、通孔连接等工序，从而增加了产品的制造成本、工艺复杂性和可靠性，不利于大批量的生产。
技术实现思路
本专利技术的目的是克服现有技术中存在的不足，提供一种功率半导体器件及其制造方法，将芯片背面电极引至芯片的正面，使其适宜于WLCSP封装，并且在确保器件性能的前提下，尽可能的控制生产制造成本。按照本专利技术提供的技术方案，所述功率VDMOSFET半导体器件，在所述功率VDMOSFET半导体器件的俯视平面上，包括VDMOSFET芯片和位于VDMOSFET芯片表面的金属焊球，VDMOSFET芯片包括有源区和终端保护区，终端保护区环绕包围有源区，有源区包括栅极区和源极区，终端保护区包括分压保护区和截止保护区，截止保护区位于VDMOSFET芯片的最外圈、环绕包围分压保护区；所述金属焊球包括栅极焊球、源极焊球和漏极焊球，栅极焊球位于栅极区，源极焊球位于源极区，漏极焊球位于截止保护区；其特征是：在所述截止保护区设置有通孔区，通孔区内包含有多个硅通孔；在所述功率VDMOSFET半导体器件的截面上，所述VDMOSFET芯片包括第一导电类型衬底和设置于第一导电类型衬底上表面的第一导电类型外延层，第一导电类型外延层的上表面为VDMOSFET芯片的第一主面，第一导电类型衬底的下表面为VDMOSFET芯片的第二主面，在VDMOSFET芯片的第二主面设置第二主面金属层；在所述源极区和栅极区的第一导电类型外延层上部设置第二导电类型阱区；在所述源极区，VDMOSFET芯片的第一主面上覆盖源极金属层，源极金属层上表面覆盖第二金属层，在第二金属层上设置至少一个源极焊接材料，在第一主面的下方设置元胞结构；所述源极焊接材料包括源极焊球种子金属和位于源极焊球种子金属上的源极焊球；在所述截止保护区，VDMOSFET芯片的第一主面上覆盖第一绝缘介质层，第一绝缘介质层的表面覆盖第一金属层，第一金属层上设置至少一个漏极焊接材料；所述漏极焊接材料包括漏极焊球种子金属和位于漏极焊球种子金属上的漏极焊球；所述截止保护区的通孔区包含多个通孔，通孔由第一绝缘介质层的上表面垂直向下伸至第二主面，通孔内填充金属，通孔内的金属分别与第二主面金属层、第一金属层电性连接；在所述栅极区，VDMOSFET芯片的第一主面上覆盖第一绝缘介质层，第一绝缘介质层上表面覆盖栅极金属层，在栅极金属层上表面覆盖第三金属层，在第三金属层上设置至少一个栅极焊球材料；所述栅极焊球材料包括栅极焊球种子金属和位于栅极焊球种子金属上的栅极焊球；所述第一金属层、第二金属层和第三金属层互不相连，并且在第一金属层、第二金属层和第三金属层的表面积和相互之间的空隙覆盖填充第二绝缘介质层；所述源极焊球种子金属、漏极焊球种子金属和栅极焊球种子金属位于第二绝缘介质层中，源极焊球、漏极焊球和栅极焊球位于第二绝缘介质层的上方。进一步的，所述源极焊球和漏极焊球的数量均不少于栅极焊球的数量。进一步的，所述截止保护区设置硅通孔的一侧宽度比设置漏极焊球的一侧宽度窄。进一步的，所述栅极焊球、源极焊球和漏极焊球具有相同的外形尺寸，并且任意两个相邻的金属焊球之间具有相等的间距。进一步的，在所述截止保护区的第一导电类型外延层的上部设置重掺杂第一导电类型注入层，通孔穿过第一绝缘介质层、重掺杂第一导电类型注入层、第一导电类型外延层和第一导电类型衬底至VDMOSFET芯片的第二主面。所述功率半导体器件的制造方法，其特征是，包括以下步骤：a、提供具有第一主面和第二主面的VDMOSFET芯片，VD本文档来自技高网...

【技术保护点】
一种功率半导体器件，在所述功率VDMOSFET半导体器件的俯视平面上，包括VDMOSFET芯片和位于VDMOSFET芯片表面的金属焊球，VDMOSFET芯片包括有源区（a）和终端保护区（b），终端保护区（b）环绕包围有源区（a），有源区（a）包括栅极区（c）和源极区（d），终端保护区（b）包括分压保护区（e）和截止保护区（f），截止保护区（f）位于VDMOSFET芯片的最外圈、环绕包围分压保护区（e）；所述金属焊球包括栅极焊球（1）、源极焊球（2）和漏极焊球（3），栅极焊球（1）位于栅极区（c），源极焊球（2）位于源极区（d），漏极焊球（3）位于截止保护区（f）；其特征是：在所述截止保护区（f）设置有通孔区，通孔区内包含有多个硅通孔（g）；在所述功率VDMOSFET半导体器件的截面上，所述VDMOSFET芯片包括第一导电类型衬底和设置于第一导电类型衬底上表面的第一导电类型外延层，第一导电类型外延层的上表面为VDMOSFET芯片的第一主面，第一导电类型衬底的下表面为VDMOSFET芯片的第二主面，在VDMOSFET芯片的第二主面设置第二主面金属层；在所述源极区（d）和栅极区（c）的第一导电类型外延层上部设置第二导电类型阱区；在所述源极区（d），VDMOSFET芯片的第一主面上覆盖源极金属层（12），源极金属层（12）上表面覆盖第二金属层（18），在第二金属层（18）上设置至少一个源极焊接材料，在第一主面的下方设置元胞结构；所述源极焊接材料包括源极焊球种子金属（20）和位于源极焊球种子金属（20）上的源极焊球（2）；在所述截止保护区（f），VDMOSFET芯片的第一主面上覆盖第一绝缘介质层（10），第一绝缘介质层（10）的表面覆盖第一金属层（16），第一金属层（16）上设置至少一个漏极焊接材料；所述漏极焊接材料包括漏极焊球种子金属（21）和位于漏极焊球种子金属（21）上的漏极焊球（3）；所述截止保护区（f）的通孔区包含多个通孔（15），通孔（15）由第一绝缘介质层（10）的上表面垂直向下伸至第二主面，通孔（15）内填充金属，通孔（15）内的金属分别与第二主面金属层（17）、第一金属层（16）电性连接；在所述栅极区（c），VDMOSFET芯片的第一主面上覆盖第一绝缘介质层（10），第一绝缘介质层（10）上表面覆盖栅极金属层（19），在栅极金属层（19）上表面覆盖第三金属层（22），在第三金属层（22）上设置至少一个栅极焊球材料；所述栅极焊球材料包括栅极焊球种子金属（23）和位于栅极焊球种子金属（23）上的栅极焊球（1）；所述第一金属层（16）、第二金属层（18）和第三金属层（22）互不相连，并且在第一金属层（16）、第二金属层（18）和第三金属层（22）的表面积和相互之间的空隙覆盖填充第二绝缘介质层（13）；所述源极焊球种子金属（20）、漏极焊球种子金属（21）和栅极焊球种子金属（23）位于第二绝缘介质层（13）中，源极焊球（2）、漏极焊球（3）和栅极焊球（1）位于第二绝缘介质层（13）的上方。...

【技术特征摘要】
1.一种功率半导体器件，在所述功率半导体器件的俯视平面上，包括VDMOSFET芯片和位于VDMOSFET芯片表面的金属焊球，VDMOSFET芯片包括有源区（a）和终端保护区（b），终端保护区（b）环绕包围有源区（a），有源区（a）包括栅极区（c）和源极区（d），终端保护区（b）包括分压保护区（e）和截止保护区（f），截止保护区（f）位于VDMOSFET芯片的最外圈、环绕包围分压保护区（e）；所述金属焊球包括栅极焊球（1）、源极焊球（2）和漏极焊球（3），栅极焊球（1）位于栅极区（c），源极焊球（2）位于源极区（d），漏极焊球（3）位于截止保护区（f）；其特征是：在所述截止保护区（f）设置有通孔区，通孔区内包含有多个硅通孔（g）；在所述功率半导体器件的截面上，所述VDMOSFET芯片包括第一导电类型衬底和设置于第一导电类型衬底上表面的第一导电类型外延层，第一导电类型外延层的上表面为VDMOSFET芯片的第一主面，第一导电类型衬底的下表面为VDMOSFET芯片的第二主面，在VDMOSFET芯片的第二主面设置第二主面金属层；在所述源极区（d）和栅极区（c）的第一导电类型外延层上部设置第二导电类型阱区；在所述源极区（d），VDMOSFET芯片的第一主面上覆盖源极金属层（12），源极金属层（12）上表面覆盖第二金属层（18），在第二金属层（18）上设置至少一个源极焊接材料，在第一主面的下方设置元胞结构；所述源极焊接材料包括源极焊球种子金属（20）和位于源极焊球种子金属（20）上的源极焊球（2）；在所述截止保护区（f），VDMOSFET芯片的第一主面上覆盖第一绝缘介质层（10），第一绝缘介质层（10）的表面覆盖第一金属层（16），第一金属层（16）上设置至少一个漏极焊接材料；所述漏极焊接材料包括漏极焊球种子金属（21）和位于漏极焊球种子金属（21）上的漏极焊球（3）；所述截止保护区（f）的通孔区包含多个通孔（15），通孔（15）由第一绝缘介质层（10）的上表面垂直向下伸至第二主面，通孔（15）内填充金属，通孔（15）内的金属分别与第二主面金属层（17）、第一金属层（16）电性连接；在所述栅极区（c），VDMOSFET芯片的第一主面上覆盖第一绝缘介质层（10），第一绝缘介质层（10）上表面覆盖栅极金属层（19），在栅极金属层（19）上表面覆盖第三金属层（22），在第三金属层（22）上设置至少一个栅极焊球材料；所述栅极焊球材料包括栅极焊球种子金属（23）和位于栅极焊球种子金属（23）上的栅极焊球（1）；所述第一金属层（16）、第二金属层（18）和第三金属层（22）互不相连，并且在第一金属层（16）、第二金属层（18）和第三金属层（22）的表面积和相互之间的空隙覆盖填充第二绝缘介质层（13）；所述源极焊球种子金属（20）、漏极焊球种子金属（21）和栅极焊球种子金属（23）位于第二绝缘介质层（13）中，源极焊球（2）、漏极焊球（3）和栅极焊球（1）位于第二绝缘介质层（13）的上方。2.如权利要求1所述的功率半导体器件，其特征是：所述源极焊球（2）和漏极焊球（3）的数量均不少于栅极焊球（1）的数量。3.如权利要求1所述的功率半导体器件，其特征是：所述截止保护区（f）设置硅通孔（g）的一侧宽度比设置漏极焊球（3）的一侧宽度窄。4.如权利要求1所述的功率半导体器件，其特征是：所述栅极焊球（1）、源极焊球（2）和漏极焊球（3）具有相同的外形尺寸，并且任意两个相邻的金属焊球之间具有相等的间距。5.如权利要求1所述的功率半导体器件，其特征是：在所述截止保护区（f）的第一导电类型外延层的上部设置重掺杂第一导电类型注入层，通孔（15）穿过第一绝缘介质层（10）、重掺杂第一导电类型注入层、第一导电类型外延层和第一导电类型衬底至VDMOSFET芯片的第二主面。6.一种功率半导体器件的制造方法，其特征是，包括以下步骤：a、提供具有第一主面和第二主面的VDMOSFET芯片，VDMOSFET芯片位于由半导体硅材料制成的晶圆片上，晶圆片上包含多个VDMOSFET芯片；所述VDMOSFET芯片包括有源区（a）和终端保护区（b），终端保护区（b）环绕包围有源区（a），有源区（a）包括栅极区（c）和源极区（d）...

【专利技术属性】
技术研发人员：朱袁正，叶鹏，
申请(专利权)人：无锡新洁能股份有限公司，
类型：发明
国别省市：江苏;32