提供了一种操作集成电路的方法。所述方法包括：从第二存储设备接收数据块偏移量，使用该数据块偏移量获得目标条目地址，并且基于目标条目地址读取第一存储设备中存储的缓存器描述符中所包括的多个条目当中的条目。该方法还包括：使用在所述条目中包括的物理地址从所述第一存储设备中包括的多个数据缓存器当中的一数据缓存器读取数据，并将该数据传送到第二存储设备。
【技术实现步骤摘要】
【专利摘要】提供了一种操作集成电路的方法。所述方法包括：从第二存储设备接收数据块偏移量，使用该数据块偏移量获得目标条目地址，并且基于目标条目地址读取第一存储设备中存储的缓存器描述符中所包括的多个条目当中的条目。该方法还包括：使用在所述条目中包括的物理地址从所述第一存储设备中包括的多个数据缓存器当中的一数据缓存器读取数据，并将该数据传送到第二存储设备。【专利说明】集成电路及其操作方法以及包括集成电路的系统相关申请的交叉引用本申请要求于2013年2月28日提交的第10-2013-0022168号韩国专利申请的优先权,其公开内容通过引用全部合并于此。
与本专利技术构思的示例性实施例一致的方法和装置涉及集成电路，更具体地，涉及用于基于数据块偏移量计算缓存器描述符(buffer descriptor)的多个条目之一的目标条目地址的集成电路。
技术介绍
快闪存储器设备以预定大小的单位，例如，以块为单位执行编程操作和读取操作。缓存器描述符被用于映射多个存储器设备的数据输入/输出所必需的地址。控制存储器设备的数据输入/输出的控制器使用缓存器描述符映射必需的地址，并访问与作为映射结果而获得的地址相对应的存储器设备的区域。
技术实现思路
根据示例性实施例的一方面，提供一种操作集成电路的方法。所述方法包括:从第二存储设备接收数据块偏移量，使用该数据块偏移量获得目标条目地址，以及基于目标条目地址读取第一存储设备中存储的缓存器描述符中所包括的多个条目当中的条目。该方法还可以包括:使用在所述条目中包括的物理地址从第一存储设备中包括的多个数据缓存器当中的一数据缓存器读取数据，并将该数据发送到第二存储设备。该方法还可以包括:使用寄存器将每个指示数据缓存器的大小并被包括在条目之一中的多个值设置成相同的。可替换地，该方法还可以包括:与所述数据块偏移量一起接收读取的数据，并且使用在所述条目中包括的物理地址将该读取的数据写入到第一存储设备中包括的多个数据缓存器当中的一数据缓存器中。获得目标条目地址可以包括:计算数据块偏移量除以数据缓存器大小的整数商，并且使用ESA=BD+QXES计算目标条目地址，其中，ESA是目标条目地址，BD是缓存器描述符的起始地址，Q是整数商，并且ES是每个条目的大小。该方法还可以包括:与数据块偏移量一起接收数据大小；基于目标条目地址以及数据大小与数据缓存器大小的比来计算目标条目地址的相邻条目地址；以及基于根据目标条目地址读取的条目中包括的物理地址从第一存储设备中包括的多个数据缓存器当中的一数据缓存器读取数据并将该数据发送到第二存储设备，同时根据该相邻条目地址读取相邻条目。该方法还可以包括:与数据块偏移量一起接收数据大小和读取的数据，基于目标条目地址以及数据大小与数据缓存器的大小的比计算目标条目地址的相邻条目地址，并且基于根据该目标条目地址读取的条目中包括的物理地址将该读取的数据写入到该第一存储设备中包括的多个数据缓存器当中的一数据缓存器，同时根据该相邻条目地址读取相邻条目。根据另一个示例性实施例的一方面，提供一种集成电路，其包括:控制逻辑电路，被配置成使用从第二存储设备接收的数据块偏移量获得目标条目地址；以及第一直接存储器访问(DMA)控制器，被配置成基于该目标条目地址读取第一存储设备中存储的缓存器描述符所包括的多个条目当中的条目。该第一 DMA控制器可以使用所述条目中包括的物理地址访问该第一存储设备中包括的多个数据缓存器当中的数据缓存器以执行写入操作或读取操作。所述集成电路还可以包括第二 DMA控制器，其被配置成使用所述条目中包括的物理地址从该第一存储设备中包括的多个数据缓存器当中的一数据缓存器读取数据，以及将所述数据发送到该第二存储设备。可替换地，所述集成电路还可以包括第二 DMA控制器，其被配置成，当与所述数据块偏移量一起接收到读取的数据时，使用所述条目中包括的物理地址将该读取的数据写入到所述第一存储设备中包括的多个数据缓存器当中的一数据缓存器。所述集成电路可以是JEDEC JESD223中定义的通用闪存(universal flashstorage，UFS)主机控制器接口。所述缓存器描述符可以是JEDEC JESD223中定义的物理区域描述表(physical region description table, PRDT)。【专利附图】【附图说明】通过参照附图详细描述示例性实施例，上述和其他方面将变得更加清楚，附图中:图1是根据示例性实施例的电子系统的框图；图2是根据示例性实施例的图1中图示的包括数据缓存器区、缓存器描述符区以及存储器内核的电子系统的存储器映射的示图；图3是根据示例性实施例的在数据写入操作中的数据流的示图；图4是根据示例性实施例的用于说明执行图3中图示的数据写入操作的电子系统的操作的数据表的示图；图5是根据示例性实施例的在数据读取操作中的数据流的示图；图6是根据示例性实施例的图1中图示的包括数据缓存器区、缓存器描述符区以及存储器内核的电子系统的存储器映射的示图；图7是根据示例性实施例的在数据写入操作中的数据流的示图；图8是根据示例性实施例的用于说明执行图7中图示的数据写入操作的电子系统的操作的数据表的示图；图9是根据示例性实施例的在数据读取操作中的数据流的示图；图10是根据示例性实施例的数据写入方法的流程图；图11是根据示例性实施例的数据读取方法的流程图；以及图12是根据示例性实施例的电子系统的框图。【具体实施方式】现在将参照示出了示例性实施例的附图更充分地描述本专利技术构思。然而，本专利技术构思可以以许多不同的形式来具体实现，不应被解释为局限于此处阐述的实施例。相反，提供这些实施例是为了使本公开全面和完整，并向本领域技术人员充分传达本专利技术构思的范围。附图中，为清楚起见，可能放大了层和区域的大小及相对大小。相同的参考标记始终指代相同的元素。将会理解，当一个元件被称为“连接”或“耦接”到另一元件时，它可以直接连接或耦接到所述另一元件，或者也可以存在居间的元件。相反，当一个元件被称为“直接连接”或“直接耦接”到另一元件时，不存在居间的元件。此处使用的术语“和/或”包括相关列出项目中的任何一个以及其中的一个或多个的所有组合，并且术语“和/或”可以缩写为“/”。将会理解，尽管此处可能使用词语第一、第二等等来描述不同的元素，但这些元素不应受到这些词语的限制。这些词语仅仅用于将一个元素与另一个元素区分开来。例如，第一信号可以被称为第二信号，类似地，第二信号也可以被称为第一信号，这样做不会偏离本公开的教导。此处使用的术语仅仅是为了描述特定实施例，并非意图限制本专利技术构思。此处使用的单数形式“一”意图也包括复数形式，除非上下文明确给出相反指示。还将理解，当在本说明书中使用词语“包括”和/或“包含”时，表明存在所描述的特征、区域、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、区域、整体、步骤、操作、元件、组件和/或它们的组合。除非另外定义，否则此处使用的所有术语(包括技术术语和科学术语)所具有的含义与本专利技术构思所属领域的普通技术人员通常理解的含义相同。还将理解，诸如常用词典中定义的那些术语应该被解释为所具有的含义与它们在相关领域和/或本申请的上下文中的含义一致，而不应理想化地或本文档来自技高网...
【技术保护点】
一种操作集成电路的方法，该方法包括：从第二存储设备接收数据块偏移量；使用所述数据块偏移量获得目标条目地址；以及基于所述目标条目地址读取第一存储设备中存储的缓存器描述符中包括的多个条目当中的条目。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：金成云，金宽浩，金奭旼，金泰善，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。