一种采用静态写技术减小写功耗的静态随机存储器制造技术

本实用新型专利技术提供一种采用静态写技术减小写功耗的静态随机存储器，位线预冲电信号产生电路在时钟的上升沿检测写使能是否有效，如果写使能信号有效，则位线预冲电信号无效；否则，位线预充电信号有效，即在写操作时位线预冲电信号无效。静态写驱动器的由反相器和三态门组成，当写使能有效时，静态写驱动器的输出直接驱动位线。与传统的静态随机存储器相比，本实用新型专利技术在写操作时，不需要对位线进行预充电操作。当出现连续的写“0”或写“1”操作时，由于位线上保持的数据与需要写入的数据相同，因此位线不发生反转，从而节省功耗。在写数据的翻转概率为二分之一的情况，本实用新型专利技术与传统的设计相比，写位线翻转功耗降低50%。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】
一种采用静态写技术减小写功耗的静态随机存储器【
】本技术涉及静态随机存储器设计领域，特别涉及一种采用静态写技术减小写功耗的静态随机存储器。【
技术介绍
】根据国际半导体技术蓝图(ITRS)预测，静态随机存储器的面积将越来越大，到2014年，将占到整个片上系统(SOC)面积的94%以上。因此，静态随机存储器的功耗，将直接影响到整个SOC的功耗。请参阅图1所示，图1为典型静态随机存储器写数据通路原理图。该典型数据通路包括位线预充电与均衡电路，存储单元和写驱动器。位线预充电与均衡电路由PMOS晶体管101~103构成。存储单元由一对交叉耦合的反相器105、107以及NMOS传输管104，106构成。写驱动器由NMOS管108、109，反相器110~112组成。在静态随机存储器的写操作开始之前，必须对位线115 (BL)和位线反118 (BLB)进行预冲电操作，使其达到位线预充电电平(本原理图中为VDD)。位线预冲电操作时，字线114 (WL)关闭，存储单元处于保持模式。在静态随机存储器的写操作时，输入数据122通过反向器110~112将数据和数据的反分别传输到写位线120与写位线反本文档来自技高网...

【技术保护点】
一种采用静态写技术减小写功耗的静态随机存储器，其特征在于，包括译码器、存储阵列、控制电路与预译码器、位线预冲电信号产生电路、位线预冲电与均衡电路和静态写驱动器；译码器通过多条字线（WL）连接存储阵列，译码器还通过多条预译码器输出（PRE_DEC）连接控制电路与预译码器；存储阵列通过多条位线（BL）连接位线预冲电与均衡电路和静态写驱动器；控制电路与预译码器还通过本地时钟（LCLK）和写使能（WE）连接预冲电信号产生电路；控制电路与预译码器还通过写驱动器使能（WE）连接静态写驱动器；位线预冲电与均衡电路通过位线预冲电信号（PRE_N）连接预冲电信号产生电路。

【技术特征摘要】
1.一种采用静态写技术减小写功耗的静态随机存储器，其特征在于，包括译码器、存储阵列、控制电路与预译码器、位线预冲电信号产生电路、位线预冲电与均衡电路和静态写驱动器； 译码器通过多条字线(WL)连接存储阵列，译码器还通过多条预译码器输出(PRE_DEC)连接控制电路与预译码器； 存储阵列通过多条位线(BL)连接位线预冲电与均衡电路和静态写驱动器； 控制电路与预译码器还通过本地时钟(LCLK)和写使能(WE)连接预冲电信号产生电路；控制电路与预译码器还通过写驱动器使能(WE)连接静态写驱动器； 位线预冲电与均衡电路通过位线预冲电信号(PRE_N)连接预冲电信号产生电路。2.根据权利要求1所述的一种采用静态写技术减小写功耗的静态随机存储器，其特征在于，静态写驱动器包括反相器(303)、第一三态反相器(301)和第二三态反相器(302);反相器(303)的输入端和第二三态反相器(302)的输入端连接写入数据(D);反相器(303)的输出端连接第一三态反相器(301)的输入端,第一三态反相器(301)的输出端连接位线(BL)，第二三态反相器(302)的...

【专利技术属性】
技术研发人员：熊保玉，拜福君，
申请(专利权)人：西安华芯半导体有限公司，
类型：新型
国别省市：陕西;61