用于多端口SRAM的自适应读取字线电压升高设备和方法技术

本发明专利技术的实施例是针对用于在需要时响应于工艺-电压-温度变化而自适应地升高给静态随机存取存储器SRAM(104)的供应电压的系统和方法。实施例包含模拟所述SRAM中的典型存储单元(104)和读出电路(102)的临界路径(114)。将触发信号施加于所述临界路径的字线输入端口(123)以及将所述临界路径的输出(125)与参考锁存信号(127)比较提供了何时升高给所述SRAM的读出电路的供应电压的指示。

【技术实现步骤摘要】
【国外来华专利技术】根据35U.S.C.§119主张优先权本专利申请案主张于2011年9月12日申请的标题为“用于多端口SRAM内的自适应读取字线升压的设备(APPARATUS FOR ADAPTIVE READ WORD-LINE BOOSTING WITHIN A MULTI-PORT SRAM)”的第61/533,647号临时申请案的优先权，所述临时申请案被转让给本案受让人且特此以引用方式明确地并入本文中。
本专利技术涉及电子电路，且更明确地说，涉及静态随机存取存储器。
技术介绍
静态随机存取存储器(SRAM)是其非易失性、低功率耗散以及对高速操作的适用性的常见类型。SRAM存储单元的一个实例说明于图5中。它是所谓的八晶体管(8T)SRAM单元，其中单元中的八个晶体管被标记为M1到M8。在图5中，写入字线被标记为WWL，写入位线以及其互补分别被标记为WBL和WBL#，读取字线被标记为RWL，且读取位线被标记为RBL。图5中说明的SRAM单元的操作是众所周知的且无需加以详细描述；然而，论述单元的一些特征以推动稍后描述的实施例在教学上是有用的。如众所周知的，晶体管M1到M4包括两个交叉耦合的反相器以存储存储单元的状态。传递晶体管M5和M6允许在写入操作期间改变存储单元的状态，且传递晶体管M7和下拉晶体管M8允许在读取操作期间感测存储单元的状态。在执行读取操作之前，对读取位线RBL预充电到供应电压Vdd，且在将供应电压提供给读取字线RWL以执行读取时，取决于存储单元的状态，将读取位线RBL下拉到基底电压Vss或保持在供应电压Vdd。所谓的弱位是与理想存储单元相比具有相对较低电流容量的存储单元。此降级通常是由于工艺-电压-温度(PVT)装置变化所致。举例来说，弱位的单元读取电流可能会影响SRAM高速缓存存储器的性能且使SRAM高速缓存存储器的性能降级。并且，弱位由于较高阈值电压而具有较高电压敏感性，这可导致比由于供应电压噪声所致的性能降级更严重的性能降级。工艺变化还限制8T单元的最小写入电压(Vmin)，且这设定了采用SRAM高速缓存的单轨处理器电路的总体最小操作电压。移动处理器可能会被要求前进到激进的功率规格；因此，降低8T单元Vmin是重要的。
技术实现思路
本专利技术的实施例是针对用于在需要时响应于工艺-电压-温度变化而自适应地升高给SRAM的供应电压的系统和方法。在一个实施例中，升压产生器升高给存储单元的供应电压。所述实施例包含用以响应于时钟信号而提供触发信号和参考锁存信号的控制电路。所述参考锁存信号相对于所述触发信号延迟。延迟电路耦合到所述控制电路以延迟所述触发信号。具有耦合到所述延迟电路的字线输入端口的存储单元阵列接收所述经延迟触发信号。所述存储单元阵列响应于所述经延迟触发信号而提供一组读取位线信号。将所述组读取位线信号提供给锁存器，其中所述锁存器是由所述参考锁存信号控制。所述锁存器的输出用信号通知所述升压产生器何时升高提供给所述存储单元的供应电压。附图说明呈现附图以辅助描述本专利技术的实施例，且提供附图只是为了说明实施例而非限制实施例。图1是根据一实施例的电路的高级表示。图2说明图1的电路中的各种端口处的波形。图3是可用在图1的实施例中的升压产生器的实例。图4说明根据一实施例的方法。图5说明可用在图1的实施例中的8晶体管存储单元。图6说明其中可应用实施例的蜂窝式电话网络。具体实施方式在针对本专利技术的特定实施例的以下描述和相关图式中揭示本专利技术的方面。可设计出替代实施例而不会脱离本专利技术的范围。另外，将不会详细描述本专利技术的众所周知的元件，或将省略本专利技术的众所周知的元件，以免混淆本专利技术的相关细节。术语“本专利技术的实施例”并非要求本专利技术的所有实施例包含所论述的特征、优点或操作模式。本文所使用的术语目的仅在于描述特定实施例，且不欲限制本专利技术的实施例。如本文中所使用，除非上下文另外清楚地指示，否则希望单数形式“一”和“所述”也包含复数形式。将进一步理解，术语“包括”、“包括了”、“包含”和/或“包含了”在本文中使用时指定所陈述的特征、整数、步骤、操作、元件和/或组件的存在，但不排除一个或一个以上其它特征、整数、步骤、操作、元件、组件和/或其群组的存在或添加。另外，按照将由(例如)计算装置的元件执行的动作的序列来描述许多实施例。特定电路(例如，专用集成电路(ASIC))、由一个或一个以上处理器执行的程序指令或两者的组合可执行本文中描述的各种动作。另外，可认为本文中描述的动作序列完全体现于任何形式的计算机可读存储媒体内，所述计算机可读存储媒体中已存储有一组对应计算机指令，所述指令在被执行时将致使相关联的处理器执行本文中描述的功能性。因此，本专利技术的各种方面可体现为许多不同形式，所有所述形式均预期处在所主张的标的物的范围内。另外，对于本文中描述的实施例中的每一者，任何此些实施例的对应形式在本文中可描述为(例如)“经配置以执行所描述的动作的逻辑”。在具有包含8T存储单元的SRAM的移动处理器中，在具有分离的读取端口和写入端口的情况下，可通过升高字线(WL)电压来改善单元写入最小电压Vmin和单元读取电流。字线电压意欲包括读取字线电压或写入字线电压。通过升高WL电压，可明显改善弱位单元的写入裕度和单元读取电流。然而，可能会存在与实施电压升高方案相关联的区域和功率成本。此外，可能会存在与在比处理技术容许的标称电压高的电压下操作相关联的增加的可靠性风险。为了减轻此成本和可靠性风险，实施例在需要时响应于PVT变化自适应地升高WL电压。图1说明用以将经升高供应电压(表示为Vdd_BOOST)提供给与一个或一个以上存储单元相关联的读取逻辑的实施例。在图1中，所述读取逻辑被标记为102，且典型存储单元被标记为104。轨条106提供供应电压Vdd。经升高电压Vdd_BOOST等于或大于供应电压Vdd且由升压产生器108提供。将电压Vdd_BOOST提供给电平移位器缓冲器109。电平移位器缓冲器109的输入端口111接收读取字线信号(在图1中表示为RWL_SIGNAL)。当RWL_SIGNAL被断言时，它会被从Vss带到电压Vdd。电平移位器缓冲器109的输出端口连接到读取逻辑102的读取字线(RWL)110。电平移位器缓冲器109使施加给其输入端口111的电压移位，使得当断言RWL_SIGNAL以开始读取操作时，将电压Vdd_BOOST提供给读取逻辑102中的一个或一个以本文档来自技高网...

【技术保护点】
一种设备，其包括：轨条(106)，其具有供应电压；存储单元(104)，其耦合到所述轨条；升压产生器(108)，用以产生提供给所述存储单元的经升高供应电压；控制电路(120)，用以响应于时钟信号(118)而提供触发信号和参考锁存信号，其中所述参考锁存信号相对于所述触发信号延迟；延迟电路(122)，其耦合到所述控制电路以延迟所述触发信号；存储单元阵列(124)，其具有耦合到所述延迟电路的字线输入端口(123)以接收所述经延迟触发信号，所述存储单元阵列响应于所述经延迟触发信号而提供一组读取位线信号(125)；锁存器(126)，其包括参考锁存输入端口(127)以接收所述参考锁存信号、一组锁存输入端口以接收所述组读取位线信号，以及输出端口(116)以用信号通知所述升压产生器所述经升高供应电压何时将大于所述供应电压。

【技术特征摘要】
【国外来华专利技术】2011.09.12 US 61/533,647;2012.07.09 US 13/543,9161.一种设备，其包括：
轨条(106)，其具有供应电压；
存储单元(104)，其耦合到所述轨条；
升压产生器(108)，用以产生提供给所述存储单元的经升高供应电压；
控制电路(120)，用以响应于时钟信号(118)而提供触发信号和参考锁存信号，其
中所述参考锁存信号相对于所述触发信号延迟；
延迟电路(122)，其耦合到所述控制电路以延迟所述触发信号；
存储单元阵列(124)，其具有耦合到所述延迟电路的字线输入端口(123)以接收所
述经延迟触发信号，所述存储单元阵列响应于所述经延迟触发信号而提供一组读取
位线信号(125)；
锁存器(126)，其包括参考锁存输入端口(127)以接收所述参考锁存信号、一组锁
存输入端口以接收所述组读取位线信号，以及输出端口(116)以用信号通知所述升
压产生器所述经升高供应电压何时将大于所述供应电压。
2.根据权利要求1所述的设备，其中所述延迟电路是可编程的。
3.根据权利要求1所述的设备，其中所述字线输入端口是选自由读取字线输入端口和
写入字线输入端口组成的群组。
4.根据权利要求1所述的设备，所述存储单元阵列包括具有与所述存储单元相同的布
局的存储单元(129)。
5.根据权利要求1所述的设备，所述存储单元阵列包括串联连接的存储单元(129)。
6.根据权利要求1所述的设备，所述存储单元阵列包括并联连接的存储单元(129)。
7.根据权利要求1所述的设备，所述存储单元包括连接到所述升压产生器以接收所述
经升高供应电压的读取字线。
8.根据权利要求7所述的设备，所述存储单元阵列包括各自具有与所述存储单元相同
的布局的存储单元。
9....

【专利技术属性】
技术研发人员：马尼什·加尔吉，迈克尔·泰坦·潘，戴维·保罗·霍夫，康·阮，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US