处理器的存储器共享制造技术

提出了一种由计算机控制单元的逻辑部实施的方法，其中控制单元包括至少一个第一接口以及若干第二接口，并且控制单元适合通过第一接口与主物理存储器连接，并且通过第二接口与一组数量大于或等于2(N≥2)的非协处理器连接，并且逻辑部可操作地耦合到第一接口以及第二接口。方法包括通过第二接口接收(S10)来自该组中的第一处理器的访问主物理存储器数据的请求，判定(S20)第二处理器是否之前访问过被第一处理器请求的数据，并且当判定(S20)为正时，推迟(S30)来自第一处理器的请求，或者当判定为负时，准许(S40)来自第一处理器的请求。

【技术实现步骤摘要】
【国外来华专利技术】处理器的存储器共享
本专利技术涉及计算机科学的领域，并且更具体地，涉及由计算机存储器控制单元的逻辑部执行的用于处理器的存储器共享的方法，涉及包括该逻辑部的计算机存储器控制单元，涉及包括用于配置该逻辑部的指令的计算机程序，并且涉及其上记录有该程序的数据存储介质。
技术介绍
共享存储器的体系结构使得若干处理器可以共享其存储器地址空间的若干部分。现有的共享存储器的硬件体系结构以及其用于共享存储器的相应的协议假定有一组协处理器。一种现有的可能性是所有处理器都实施相同的存储器访问接口硬件，其不是标准的，而是适合于处理器之间的协作以使它们以顺畅的方式来访问共享存储器。另一个现有的可能性是所有的处理器都有安 装在其上的特定的软件部件，该软件部件允许它们互相通信或者与中心硬件通信，从而协作以仿真虚拟共享存储器。这种现有的可能性要求在每个共享存储器的处理器上安装特定的部件:在一种情况下适合于协作的特定硬件接口 ；或者在其他情况下特定的软件以及使用个体处理器的未共享的存储器来仿真的虚拟共享存储器。这使得该体系结构在前者的情况下实现起来既昂贵又复杂，或者在后者的情况下减弱物理共享存储器的性能。随着异质体系结构的越来越普及，人们对于实施这样的机制的兴趣越来越高，所述机制允许非同质体系结构执行能够通过存储器共享区域来进行通信的处理，即使相关的处理器可能不实施相同(或者任何)的共享存储器协议接口。因此需要有一种对于存储器共享的改进的解决方案。
技术实现思路
根据一个方面，本专利技术体现为由计算机存储器控制单元的逻辑部实施的方法。控制单元包括至少一个第一接口以及第二接口并且所述控制单元适合于通过第一接口与主物理存储器连接，并且通过第二接口与一组数量大于或等于2 (N ^ 2)的非协处理器连接。逻辑部可操作地耦合到所述第一和第二接口。该方法包括通过所述第二接口接收来自该组中的第一处理器的访问主物理存储器的数据的请求。该方法还包括判定(evaluate)第二处理器是否之前访问过被第一处理器请求的数据。该方法进一步包括当判定为正时，推迟来自第一处理器的请求，或者，当判定为负时，准许来自第一处理器的请求。在示例中，该方法可以包括一个或者多个下列特征:—该方法包括，当推迟来自第一处理器的请求时，向第二处理器发送请求以将与由第一处理器请求的数据相关的缓存行回写到主物理存储器。一通过第二处理器的中断引脚来执行向第二处理器发送请求。一该方法包括，在推迟来自第一处理器的请求的同时并且在向第二处理器发送请求之后，命令控制单元将由控制单元从第二处理器接收的被请求的缓存行传送到主物理存储器；一该方法包括，一旦第二处理器将所请求的缓存行回写到主物理存储器，便准许来自第一处理器的请求。一判定的步骤包括在控制单元的数据库中检查第二处理器是否与被第一处理器请求的数据相关联；一该方法进一步包括在数据库中将第一处理器与被第一处理器请求的数据关联；一第二接口是双倍数据率(double-data-rate)动态随机存取存储器(DDR DRAM)接口 ；和/或一访问管理的粒度按照物理存储器地址的范围(块或者页)。根据另一个方面，本专利技术体现为计算机存储器控制单元。控制单元包括至少一个第一接口和第二接口，并且所述控制单元适合于通过第一接口与主物理存储器连接，以及通过第二接口与一组数量大于或等于2 (N >2)的非协处理器连接。控制单元包括可操作地耦合到所述第一和第二接口的并且被配置执行上述方法的逻辑部。根据另一个方面，本专利技术体现为系统，所述系统包括上述的计算机存储器控制单元，其通过第一接口与主物理存储器连接并且通过第二接口与一组数量大于或等于2 (N≥2)的非协处理器连接。根据另一个方 面，本专利技术体现为计算机程序，其包括用于配置逻辑部的指令，该逻辑部适合于可操作地耦合到包括该逻辑部的计算机存储器控制单元的第一接口和第二接口，所述控制单元适合于通过第一接口与主物理存储器连接，以及通过第二接口与一组数量大于或等于2(N ^ 2)的非协处理器连接，所述处理器，所述指令用于配置逻辑部以执行上述的方法。根据另一个方法，本专利技术体现为在其上记录上述计算机程序的数据储存介质。【附图说明】现在将通过非限定性的示例并且参考附图描述体现本专利技术的系统和处理，其中:一图1示出了本方法的示例的流程图一图2示出了包括计算机存储器控制单元的系统的图示。【具体实施方式】提出了由计算机存储器控制单元的逻辑部实施的方法。控制单元包括至少一个第一接口以及(若干个)第二接口，并且所述控制单元适合于通过第一接口与主物理存储器连接，以及通过第二接口与一组数量大于或等于2的非协处理器连接。逻辑部可操作地耦合到所述第一和第二接口。该方法包括通过所述第二接口，接收来自该组中的第一处理器的访问主物理存储器的数据的请求。该方法还包括判定第二处理器是否之前访问过由第一处理器请求的数据。该方法进一步包括当判定为正时，推迟来自第一处理器的请求，或者，当判定为负时，准许来自第一处理器的请求。这样的方法允许通过第二接口连接到控制单元的N个处理器，以改进的方式共享通过第一接口连接到控制单元的存储器。(计算机存储器)控制单元是硬件材料，其适合于控制多个处理器对物理存储器的访问，所述处理器可以被集成到系统(诸如计算机)中。控制单元包括至少一个第一接口和若干第二接口。换句话说，控制单元包括至少一个接口(即，“第一接口 ”)的第一组和至少两个接口(即，“第二接口 ”)的第二组。在一侧的第一接口以及在另一侧的第二接口全部是用于与硬件连接的工具，其包括硬件元素(诸如连接)以及软件元素(诸如用于解释由控制单元通过给定接口接收的信号和/或用于通过给定接口传送信号的程序)，第一接口和第二接口区别在于其适合于用不同的材料连接至控制单元。事实上，在一方面，控制单元适合于通过第一接口与(在这种情况下，计算机的)主物理存储器(其因此适合)连接。在另一方面，控制单元适合于通过第二接口与处理器连接。这里至少有两个第二接口，使得总共至少有三个接口(至少一个第一接口和至少两个第二接口)。这样，控制单元可以与一组数量大于或等于2 (N >2)的非协处理器连接。主存储器可以是具有与第一接口匹配的相应接口的一个单元。可替换地，主存储器可以具有若干接口，这种情况下，控制单元可能具有若干个第一接口，或者主存储器可以包括每个具有一个或者若干接口的若干单元，在这种情况下控制单元具有若干第一接口，例如,至少每个单元一个接口。处理器被称为是非协作的(非协处理器)，因为它们可以是标准的处理器。例如，处理器可以排除为处理器间的协作而特别设计的任何硬件部件。处理器也可以排除从协作的角度去考虑而在其上存储的为允许处理器之间的通信而设计的复杂软件。因此，方法允许若干处理器以简单并经济的方式共享存储器。在示例中，处理器可以具有不同的微体系结构以及虚拟存储器接口定义。因此，方法允许若干处理器共享存储器，即使这些处理器可能是不同的。第二接口可以是双倍数据率接口，其是公知的标准的并且因此可以经济又简单地来实施。同样，至少两个第二接口可以是不同的。该方法涵盖了硬件体系结构以及对应的访问协议，其允许可能定义了不同的体系结构以及虚拟存储器接口的处理器，来通过存储器的共享区域来通信。该方法因此本文档来自技高网...

【技术保护点】
一种由计算机存储器控制单元的逻辑部实施的方法，其中所述控制单元包括至少一个第一接口以及若干第二接口，并且所述控制单元适合于：－通过所述第一接口与主物理存储器连接，以及－通过所述第二接口与一组数量大于或等于2的非协处理器连接，所述逻辑部可操作地耦合到所述第一接口以及所述第二接口，并且所述方法包括：通过所述第二接口接收(S10)来自所述组中的第一处理器的访问所述主物理存储器的数据的请求，判定(S20)第二处理器是否之前访问过被所述第一处理器请求的所述数据，以及当判定(S20)是正的时候，推迟(S30)来自所述第一处理器的所述请求，或者，当判定是负的时候，准许(S41)来自所述第一处理器的所述请求。

【技术特征摘要】
【国外来华专利技术】2011.12.16 EP 11194116.71.一种由计算机存储器控制单元的逻辑部实施的方法，其中 所述控制单元包括至少一个第一接口以及若干第二接口，并且所述控制单元适合于: 一通过所述第一接口与主物理存储器连接，以及 一通过所述第二接口与一组数量大于或等于2的非协处理器连接， 所述逻辑部可操作地耦合到所述第一接口以及所述第二接口，并且 所述方法包括: 通过所述第二接口接收(SlO)来自所述组中的第一处理器的访问所述主物理存储器的数据的请求， 判定(S20)第二处理器是否之前访问过被所述第一处理器请求的所述数据，以及当判定(S20)是正的时候，推迟(S30)来自所述第一处理器的所述请求，或者，当判定是负的时候，准许(S41)来自所述第一处理器的所述请求。2.根据权利要求1所述的方法，其中所述方法包括:当推迟(S30)来自所述第一处理器的所述请求的时候，向所述第二处理器发送(S35)请求以将与由所述第一处理器请求的所述数据相关的缓存行回写到所述主物理存储器。3.根据权利要求2所述的方法，其中向所述第二处理器发送(S35)请求的步骤是通过所述第二处理器的中断引脚执行的。4.根据权利要求3所述的方法，其中所述方法包括:当推迟(S30)来自所述第一处理器的所述请求时，并且在向所述第二处理器发送(S35)请求之后，命令(S36)所述控制单元将由所述控制单元从所述 第二处理器接收的被请求的缓存行传送给所述主物理存储器。5.根据权利要求4所述的方法，其中所述方法包括:一旦所述第二处理器将所有被请求的缓存行回写到所述主物理存储器，则准许(S42)来自所述第一处理器的所述请求。6...

【专利技术属性】
技术研发人员：V·卡帕洛斯卡布扎斯，R·扬里乌斯，M·L·施马茨，P·斯坦利马伯尔，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：美国;US