像素阵列及液晶显示装置制造方法及图纸

一种像素阵列及液晶显示装置。所述像素阵列包括：像素单元、数量与所述像素单元的列数N相适应的数据线和数量与所述像素单元的行数相适应的扫描线；其中，各个像素单元中的晶体管的排列方向相同；位于同一行的像素单元连接同一条扫描线；位于奇数行的各列像素单元分别连接对应的一条数据线；位于偶数行的各列像素单元分别连接对应的一条数据线；位于偶数行的第n列像素单元和位于奇数行的第n+1列像素单元连接同一条数据线，n=1,2,……,N-1。本发明专利技术像素阵列及液晶显示装置克服了闪烁的问题，提高了显示画面的质量。

【技术实现步骤摘要】
【专利摘要】一种像素阵列及液晶显示装置。所述像素阵列包括：像素单元、数量与所述像素单元的列数N相适应的数据线和数量与所述像素单元的行数相适应的扫描线；其中，各个像素单元中的晶体管的排列方向相同；位于同一行的像素单元连接同一条扫描线；位于奇数行的各列像素单元分别连接对应的一条数据线；位于偶数行的各列像素单元分别连接对应的一条数据线；位于偶数行的第n列像素单元和位于奇数行的第n+1列像素单元连接同一条数据线，n=1,2,……,N-1。本专利技术像素阵列及液晶显示装置克服了闪烁的问题，提高了显示画面的质量。【专利说明】像素阵列及液晶显示装置
本专利技术涉及液晶显示领域，特别涉及一种像素阵列及液晶显示装置。
技术介绍
随着技术的发展，液晶显示装置已成为最为广泛使用的平板显示装置之一。现有的液晶显示装置通常包括扫描驱动电路、数据驱动电路和像素阵列。图1示出了现有的像素阵列的示意图。参考图1，所述像素阵列包括:多条扫描线Gl~Gm、多条数据线Dl~D(η+1)和多个像素单元Pll~Pmn。具体地，液晶显示装置的扫描驱动电路适于向所述多条扫描线Gl~Gm发送相应的扫描信号，数据驱动电路适于向所述多条数据线Dl~D (η+1)发送数据信号。各个像素单元在对应的扫描线上的扫描信号的驱动下接收对应数据线上的数据信号。举例来说，像素单元Pll在扫描线Gl上的扫描信号的驱动下接收数据线Dl上的数据信号以进行显示；像素单元Ρ12在扫描线Gl上的扫描信号的驱动下接收数据线D2上的数据信号以进行显示；像素单元Ρ21在扫描线G2上的扫描信号的驱动下接收数据线D2上的数据信号以进行显示；像素单元Ρ22在扫描线G2上的扫描信号的驱动下接收数据线D3上的数据信号以进行显示，以此类推。图1所示的像素阵列中，每一条数据线间隔控制着其左右两列(第η列与第η-l列)像素单元，如数据线D3间隔控制像素单元Ρ13、像素单元Ρ22、像素单元Ρ33、……像素单元Pm2。这种像素结构被称为Zigzag结构。为防止液晶恶化，通常通过周期性地使施加到像素单元的数据信号的极性反转来进行驱动。在图1所示的像素结构中，只要使用简单的列反转即可达到点反转(dotinversion)的效果。图2是图1所示像素阵列显示的画面X的示意图；图3是图1所示像素阵列显示的画面(X+1)的示意图。其中，画面X和画面(X+1)是相邻的两帧画面,也就是说，在显示完画面X之后随即显示画面(X+1)。如图2和图3所示，为使得画面X和画面(X+1)具有点反转的特性，在同一帧画面显示时间内，相邻两条数据线上的数据信号的极性相反；并且在相邻两帧画面显示时间内，同一条数据线上的数据信号的极性也相反。例如，在图2所示的画面X显示时间内，数据线Dl的数据信号的极性为正、数据线D2的数据信号的极性为负、数据线D3的数据信号的极性为正:因此，像素单元Pll所显示的极性为正，像素单元P12所显示的极性为负，像素单元P21所显示的极性为负，像素单元P22所显示的极性为正，像素单元P31所显示的极性为正，像素单元P32所显示的极性为负……，以此类推得出图2所示的具有点反转特性的画面X。 在图3所示的画面(X+1)显示时间内，数据线Dl的数据信号的极性变为负，数据线D2的数据信号的极性变为正，数据线D3的数据信号的极性变为负:由此，像素单元Pll所显示的极性为负，像素单元P12所显示的极性为正，像素单元P21所显示的极性为正，像素单元P22所显示的极性为负，像素单元P31所显示的极性为负，像素单元P32所显示的极性为正……，以此类推得出图3所示的具有点反转特性的画面(X+1)。而现有技术的像素阵列在显示画面时存在隔行闪烁的问题。更多关于点反转的液晶显示装置的专利申请可参考申请号为200810175536.1的申请。
技术实现思路
本专利技术解决的是现有技术中像素阵列出现隔行闪烁的问题。为解决上述问题，本专利技术提供一种像素阵列，包括:像素单元、数量与所述像素单元的列数N相适应的数据线和数量与所述像素单元的行数相适应的扫描线；其中，各个像素单元中的晶体管的排列方向相同；位于同一行的像素单元连接同一条扫描线；位于奇数行的各列像素单元分别连接对应的一条数据线；位于偶数行的各列像素单元分别连接对应的一条数据线；位于偶数行的第η列像素单元和位于奇数行的第η+1列像素单元连接同一条数据线，η=1，2，……，Ν-1。可选地，所述各个像素单元中的晶体管具有适于与所述数据线连接的第一连接端，相邻两行像素单元中的晶体管的第一连接端位于同一侧。可选地，所述像素阵列还包括数量与所述像素单元的行数相适应的公共电极线，所述像素单元还包括像素电极，所述晶体管还具有第二连接端，所述晶体管的第二连接端连接所述像素电极，所述像素电极和对应的公共电极线之间形成存储电容。为解决上述问题，本专利技术提供一种像素阵列，包括:像素单元、数量与所述像素单元的列数N相适应的数据线和数量与所述像素单元的行数相适应的扫描线；其中，各个像素单元中的晶体管的排列方向相同；位于同一行的像素单元连接同一条扫描线；位于奇数行的各列像素单元分别连接对应的一条数据线；位于偶数行的各列像素单元分别连接对应的一条数据线；位于偶数行的第η列像素单元和位于奇数行的第η-l列像素单元连接同一条数据线，η=2,......，No相应地，本专利技术还提供一种液晶显示装置，包括:上述任一项所述的像素阵列，扫描驱动电路和数据驱动电路；所述扫描驱动电路连接所述扫描线，适于向所述扫描线提供相应的扫描信号；所述数据驱动电路连接所述数据线，适于向所述数据线提供相应的数据信号。可选地，所述数据驱动电路适于在同一帧时间内提供极性相反的数据信号至相邻两条数据线。可选地，所述数据驱动电路适于在相邻两个帧时间内提供极性相反的数据信号至同一数据线。可选地,所述液晶显示装置为FFS型液晶显示装置、IPS型液晶显示装置或者TN型液晶显示装置。与现有技术相比，本专利技术的技术方案具有以下优点:本专利技术像素阵列中各个像素单元的晶体管的排列方向相同，从而保证了即使晶体管的栅极层和源(漏)层的重叠部分之间存在偏差，也不会造成相邻两行晶体管的寄生电容不同，这样就使得本专利技术像素阵列中晶体管的馈通电压一致，保证了每条公共电极线上的电压相同，从而克服了像素单元的闪烁问题。进一步地，本专利技术技术方案的像素阵列中各个晶体管的排列方向一致，像素阵列的形成工艺更加简单，提高了工艺流程，并且还降低了成本。进一步地，本专利技术技术方案中，只需要在同一帧时间内提供极性相反的数据信号至相邻两条数据线，并且在相邻两个帧时间内提供极性相反的数据信号至同一数据线即可达到点反转特性。本专利技术技术方案所需的数据信号非常简单，易于实现，并且降低了液晶显示装置或像素阵列的电源损耗。【专利附图】【附图说明】图1是现有的一种像素阵列的示意图；图2是图1所示像素阵列显示的画面X的示意图；图3是图1所示像素阵列显示的画面(X+1)的示意图；图4是现有技术中相邻两行像素单元的晶体管的沟通示意图；图5是现有技术中奇数行的一个像素单元的剖面示意图；图6是现有技术中偶数行的一个像素单元的剖面示意图；图7是本专利技术像素阵列的实施例一的等效示意图；图8是图7所示像素阵列中相邻两行像素单元的晶体管的示意图本文档来自技高网...

【技术保护点】
一种像素阵列，其特征在于，包括：像素单元、数量与所述像素单元的列数N相适应的数据线和数量与所述像素单元的行数相适应的扫描线；其中，各个像素单元中的晶体管的排列方向相同；位于同一行的像素单元连接同一条扫描线；位于奇数行的各列像素单元分别连接对应的一条数据线；位于偶数行的各列像素单元分别连接对应的一条数据线；位于偶数行的第n列像素单元和位于奇数行的第n+1列像素单元连接同一条数据线，n=1,2,……,N‑1。

【技术特征摘要】

【专利技术属性】
技术研发人员：徐鑫，夏志强，敦栋梁，
申请(专利权)人：上海中航光电子有限公司，天马微电子股份有限公司，
类型：发明
国别省市：上海;31