一种阵列基板、显示面板和显示装置制造方法及图纸

本发明专利技术公开了一种阵列基板，以解决在图像显示过程中存在水平横纹的问题。阵列基板包括：基板，形成于基板上的栅线和亚像素单元阵列，每一亚像素单元包括TFT和公共电极，以每相邻的两行所述亚像素单元为一个亚像素单元组，所述亚像素单元组的两行所述亚像素单元之间设置两条栅线；所述亚像素单元组中的上一行亚像素单元的所述TFT的栅电极与下一行亚像素单元的所述TFT的栅电极均位于所述两条栅线之间并且交错设置，且各所述TFT的栅电极均位于各自所述亚像素单元的同侧；所述亚像素单元组的两行所述亚像素单元沿着所述栅线方向彼此错开小于一个亚像素单元的宽度。本发明专利技术还公开了一种显示面板和显示装置。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种阵列基板，以解决在图像显示过程中存在水平横纹的问题。阵列基板包括：基板，形成于基板上的栅线和亚像素单元阵列，每一亚像素单元包括TFT和公共电极，以每相邻的两行所述亚像素单元为一个亚像素单元组，所述亚像素单元组的两行所述亚像素单元之间设置两条栅线；所述亚像素单元组中的上一行亚像素单元的所述TFT的栅电极与下一行亚像素单元的所述TFT的栅电极均位于所述两条栅线之间并且交错设置，且各所述TFT的栅电极均位于各自所述亚像素单元的同侧；所述亚像素单元组的两行所述亚像素单元沿着所述栅线方向彼此错开小于一个亚像素单元的宽度。本专利技术还公开了一种显示面板和显示装置。【专利说明】一种阵列基板、显示面板和显示装置
本专利技术涉及显示领域，尤其涉及一种阵列基板、以及包含该阵列基板的显示面板和显示装置。
技术介绍
薄膜晶体管液晶显不器(ThinFilm Transistor-Liquid Crystal Display,TFT-LCD)包括阵列基板、彩膜基板和位于二者之间的液晶层。为了取得更好的显示效果，高开口率是的目标每一个厂家追求的目标。参见图1，为一种高开口率的阵列基板。包括交叉设置的栅线101和数据线102、公共电极线103以及由数据线102和栅线101围设形成的亚像素单元(图1仅示出相邻两列亚像素单元中的上下两个亚像素单元)，每个亚像素单元包括一个TFT104和一个像素电极105 ;相邻两行栅线101位于相邻两行亚像素单元之间，该相邻两行亚像素单元中位于同一列的TFT的栅极交错相向，相邻两行公共电极线103之间相隔两行亚像素单元。但是如图1所示的阵列基板，各像素完全对齐，图像显示时存在水平横纹现象。
技术实现思路
本专利技术的目的是提供一种阵列基板、显示面板和显示装置，以解决在图像显示过程中存在水平横纹的问题。本专利技术的目的是通过以下技术方案实现的:本专利技术实施例提供一种阵列基板，包括基板，形成于基板上的栅线和亚像素单元阵列，每一亚像素单元包括TFT和公共电极，以每相邻的两行所述亚像素单元为一个亚像素单元组，所述亚像素单元组的两行所述亚像素单元之间设置两条栅线；所述亚像素单元组中的上一行亚像素单元的所述TFT的栅电极与下一行亚像素单元的所述TFT的栅电极均位于所述两条栅线之间并且交错设置，且各所述TFT的栅电极均位于各自所述亚像素单元的同侧。所述亚像素单元组的两行所述亚像素单元沿着所述栅线方向彼此错开小于一个亚像素单元的宽度。本专利技术实施例有益效果如下:各所述TFT的栅电极均位于各自所述亚像素单元的同侧，且相邻行的亚像素单元的TFT的栅极形成相扣结构，相邻两行亚像素单元则沿着所述栅线方向彼此错开小于一个亚像素单元的宽度，从而减少图像显示时的水平横纹。本专利技术实施例提供一种显示面板，包括相对设置的彩膜基板和阵列基板，所述阵列基板为上述实施例提供的阵列基板。本专利技术实施例有益效果如下:显示面板所采用的阵列基板，通过使亚像素单元的TFT的栅电极均位于各自亚像素单元的同侧，且相邻行的亚像素单元的TFT的栅极形成相扣结构，相邻两行亚像素单元则沿着所述栅线方向彼此错开小于一个亚像素单元的宽度，从而减少显示面板在显示图像时的水平横纹；进一步的，阵列基板上设置的公共电极线与数据线交叠的区域具有开口，从而减小二者交叠所形成的寄生电容，提高显示面板的显示效果。本专利技术实施例提供一种显示装置，包括上述实施例提供的所述的显示面板。本专利技术实施例有益效果如下:显示面板所采用的阵列基板，通过使亚像素单元的TFT的栅电极均位于各自亚像素单元的同侧，且相邻行的亚像素单元的TFT的栅极形成相扣结构，相邻两行亚像素单元则沿着所述栅线方向彼此错开小于一个亚像素单元的宽度，从而减少显示面板在显示图像时的水平横纹；进一步的，阵列基板上设置的公共电极线与数据线交叠的区域具有开口，从而减小二者交叠所形成的寄生电容，提高显示面板的显示效果。【专利附图】【附图说明】图1为现有技术所述阵列基板的结构示意图；图2为本专利技术实施例提供的阵列基板的结构示意图；图3为本专利技术实施例图2所示阵列基板在AA处的截面示意图；图4为本专利技术实施例图2所示阵列基板在BB处的截面示意图；图5为本专利技术实施例提供的阵列基板的公共电极线的结构示意图；图6为本专利技术实施例提供的显示面板的结构示意图；图7为本专利技术实施例提供的第一种显示装置的结构示意图；图8为本专利技术实施例提供的第二种显示装置的结构示意图。【具体实施方式】下面结合说明书附图对本专利技术实施例的实现过程进行详细说明。需要注意的是，自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本专利技术，而不能理解为对本专利技术的限制。参见图2，本专利技术实施例提供一种阵列基板，包括基板1，形成于基板I上的栅线2和亚像素单元阵列，每一亚像素单元包括TFT3。参见图3，示出了图2所示阵列基板在AA处的截面示意图，每一亚像素单元还包括像素电极8和公共电极4，公共电极4为梳齿状结构(通常，包括多个条状电极和狭缝)；同时基板I上还设置有数据线5。数据线5所在层与公共电极之间设置钝化层9。参见图4,示出了图2所示阵列基板在BB处的截面示意图,TFT3包括栅电极31、源电极32和漏电极33 ；以及栅绝缘层10，有源层11，栅绝缘层10设置于栅电极31与有源层11之间，有源层11设置于栅绝层10与源电极32、设置于栅绝层10与漏电极33之间，源电极32和漏电极33同层设置，且源电极32与像素电极8直接接触。需要说明的是，图3和图4为一种常见的亚像素单元的结构，本专利技术其他实施例中，亚像素单元还可以采用其他结构，如像素电极位于公共电极上；公共电极不覆盖数据线、TFT，公共电极也可以不覆盖栅线；TFT也可以为顶栅结构等等；不再重复阐述。如图2所示，本实施例中，亚像素单元阵列排布方式如下:以每相邻的两行亚像素单元为一个亚像素单元组，亚像素单元组的两行亚像素单元之间设置两条栅线2，每一行亚像素单元的TFT3的栅电极与两条栅线2中的一条栅线2对应电连接；优选的，两栅线2分别与两行亚像素单元中相近的一行亚像素单元电连接。亚像素单元组中的上一行亚像素单元的TFT3的栅电极31与下一行亚像素单元的TFT3的栅电极31均位于两条栅线2之间并且交错设置，具体地说亚像素单元组中的上一行亚像素单元的某个TFT3的栅电极31位于下一行亚像素单元的相邻的两个TFT3的栅电极31之间，亚像素单元组中的下一行亚像素单元的某个TFT3的栅电极31位于上一行亚像素单元的相邻的两个TFT3的栅电极31之间。另外，各TFT3的栅电极31均位于各自亚像素单元的同侧，如图2所示，各TFT3的栅电极31均位于各自亚像素单元的左侧。亚像素单元组的两行亚像素单元沿着栅线2方向彼此错开小于一个亚像素单元的宽度。基于亚像素单元排布及较佳的显示效果考量，优选的，亚像素单元组中的下一行亚像素单元相对于上一行亚像素单元具有大于或等于一个TFT3的栅电极31的宽度的横向位移，且横向位移小于或等于一个亚像素单元的宽度与一个TFT3的栅电极31的宽度之差。上述亚像素单元阵列排布方中，数据线5与一列亚像素单元电连接，并且各数据线5位于与其电连接的亚像素单元的本文档来自技高网...

【技术保护点】
一种阵列基板，包括基板，形成于基板上的栅线和亚像素单元阵列，每一亚像素单元包括TFT和公共电极，以每相邻的两行所述亚像素单元为一个亚像素单元组，所述亚像素单元组的两行所述亚像素单元之间设置两条栅线；其特征在于：所述亚像素单元组中的上一行亚像素单元的所述TFT的栅电极与下一行亚像素单元的所述TFT的栅电极均位于所述两条栅线之间并且交错设置，且各所述TFT的栅电极均位于各自所述亚像素单元的同侧；所述亚像素单元组的两行所述亚像素单元沿着所述栅线方向彼此错开小于一个亚像素单元的宽度。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘波，简守甫，席克瑞，
申请(专利权)人：上海中航光电子有限公司，天马微电子股份有限公司，
类型：发明
国别省市：上海;31