双应力异质SOI半导体结构及其制造方法技术

一种双应力异质SOI半导体结构，包括第一半导体层，第一隔离区，第二半导体层，第一应力材料区和第二应力材料区，其中：所述第一隔离区将所述第二半导体层隔离成不同的区块，并且延伸到第一半导体层，第二半导体层由第一隔离区分开的不同的区块与第一半导体层之间填充了第一应力材料和第二应力材料两者之一。相应地，本发明专利技术还提供双应力异质SOI半导体结构的制造方法。依照本发明专利技术的方法制作的双应力异质SOI半导体结构，可以减少外延生长过程中导致的缺陷，并且可以通过改变沟道应力，提高载流子的迁移率。

【技术实现步骤摘要】
【专利摘要】一种双应力异质SOI半导体结构，包括第一半导体层，第一隔离区，第二半导体层，第一应力材料区和第二应力材料区，其中：所述第一隔离区将所述第二半导体层隔离成不同的区块，并且延伸到第一半导体层，第二半导体层由第一隔离区分开的不同的区块与第一半导体层之间填充了第一应力材料和第二应力材料两者之一。相应地，本专利技术还提供双应力异质SOI半导体结构的制造方法。依照本专利技术的方法制作的双应力异质SOI半导体结构，可以减少外延生长过程中导致的缺陷，并且可以通过改变沟道应力，提高载流子的迁移率。【专利说明】双应力异质SOI半导体结构及其制造方法
本专利技术涉及半导体制造技术，尤其涉及一种双应力异质SOI半导体结构及其制造方法。
技术介绍
—般而言，异质外延是指在一种晶体材料上外延生长另一种晶体材料，例如在硅(Si)衬底上外延生长锗(Ge)、II1-V族化合物半导体等。随着半导体技术的不断发展，异质外延技术变得越来越重要。例如，在Si衬底上淀积具有高载流子迁移率的Ge用作沟道区材料，可以形成高性能Ge沟道金属氧化物半导体场效应晶体管(M0SFET)。此外，在Si衬底上淀积例如II1本文档来自技高网...

【技术保护点】
一种双应力异质SOI半导体结构的制造方法，该方法包括：a)提供第一半导体层（200）；b)在所述第一半导体层(200)上形成第一电介质材料层(210)，并在该第一电介质材料层(210)中形成第一开口(220)，以暴露所述第一半导体层(200)；c)通过所述第一开口(220)在暴露的第一半导体层(200)上外延生长第二半导体层(230)，其中，所述第二半导体层(230)材料的晶格常数与所述第一半导体层(200)材料的晶格常数不同；d)在与第一开口（220）对应的位置形成第二电介质材料构成的第一隔离区(270a)，其中第二电介质材料不同于第一电介质材料；e）选择性去除第一电介质材料层（210），形...

【技术特征摘要】

【专利技术属性】
技术研发人员：骆志炯，尹海洲，朱慧珑，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11