一种半导体器件的制造方法技术

本发明专利技术提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上依次形成栅极介电层和栅极材料层，并执行第一离子注入；形成硬掩膜层，并依次蚀刻所述硬掩膜层、所述栅极材料层和所述栅极介电层，以形成栅极结构；回蚀刻所述硬掩膜层，以去除位于所述栅极结构顶部的两侧上方的硬掩膜层；形成围绕所述栅极结构和所述硬掩膜层的侧壁材料层；蚀刻所述侧壁材料层，以在所述硬掩膜层的两侧以及所述栅极结构的两侧形成侧壁；在位于所述栅极结构两侧的侧壁的两侧形成牺牲层间介质层；执行第二离子注入，在所述栅极材料层的中部或侧部注入掺杂离子。根据本发明专利技术，在抑制短沟道效应的同时，所形成的器件结构不影响MOSFET的其它电性参数的改善。

【技术实现步骤摘要】
【专利摘要】本专利技术提供，包括：提供半导体衬底，在所述半导体衬底上依次形成栅极介电层和栅极材料层，并执行第一离子注入；形成硬掩膜层，并依次蚀刻所述硬掩膜层、所述栅极材料层和所述栅极介电层，以形成栅极结构；回蚀刻所述硬掩膜层，以去除位于所述栅极结构顶部的两侧上方的硬掩膜层；形成围绕所述栅极结构和所述硬掩膜层的侧壁材料层；蚀刻所述侧壁材料层，以在所述硬掩膜层的两侧以及所述栅极结构的两侧形成侧壁；在位于所述栅极结构两侧的侧壁的两侧形成牺牲层间介质层；执行第二离子注入，在所述栅极材料层的中部或侧部注入掺杂离子。根据本专利技术，在抑制短沟道效应的同时，所形成的器件结构不影响MOSFET的其它电性参数的改善。【专利说明】
本专利技术涉及半导体制造工艺，具体而言涉及一种在栅极结构中形成有可变功函数区的半导体器件的制造方法。
技术介绍
随着金属-氧化物-半导体场效应晶体管(MOSFET)器件尺寸的不断减小，尤其是栅极尺寸的不断缩减，短沟道效应成为制约MOSFET的性能进一步提升的主要因素。所述短沟道效应从以下几个方面影响MOSFET的性能:第一，影响阈值电压；第二，使漏端饱和电流大幅降低；第三，导致严重的热载流子效应，限制器件的最高工作电压；第四，使器件关态特性变差，静态功耗变大。为了抑制所述短沟道效应，现有技术对MOSFET的结构做出许多改进，但是这些改进在抑制所述短沟道效应的同时也影响MOSFET的其它电性参数的改善。因此，需要提出一种方法，在改进MOSFET的结构以抑制所述短沟道效应的同时，不影响MOSFET的其它电性参数的改善。
技术实现思路
针对现有技术的不足，本专利技术提供，包括:提供半导体衬底，在所述半导体衬底上依次形成栅极介电层和栅极材料层，并执行第一离子注入，以调整所述栅极材料层的功函数；在所述栅极材料层上形成硬掩膜层，并依次蚀刻所述硬掩膜层、所述栅极材料层和所述栅极介电层，以在所述半导体衬底上形成栅极结构；回蚀刻所述硬掩膜层，以去除位于所述栅极结构顶部的两侧上方的硬掩膜层；形成围绕所述栅极结构和所述硬掩膜层的侧壁材料层；蚀刻所述侧壁材料层，以在所述硬掩膜层的两侧以及所述栅极结构的两侧形成侧壁；在位于所述栅极结构两侧的侧壁的两侧形成牺牲层间介质层；执行第二离子注入，通过在所述栅极材料层的中部或侧部注入掺杂离子以调整所述栅极材料层的功函数。进一步，所述栅极材料层包括多晶硅层。进一步，所述栅极介电层包括氧化物层。进一步，所述硬掩膜层的构成材料包括氮化物。进一步，采用湿法蚀刻工艺实施所述回蚀刻。进一步，所述湿法蚀刻的腐蚀液为热磷酸。 进一步，采用共形沉积工艺形成所述侧壁材料层。进一步，所述牺牲层间介质层的形成过程包括以下步骤:在所述半导体衬底上形成一牺牲层间介质层，并研磨所述牺牲层间介质层以使其表面与所述硬掩膜层的顶部平齐；回蚀刻所述牺牲层间介质层以完全露出所述硬掩膜层及两侧的侧壁。进一步，所述第一离子注入和所述第二离子注入的注入离子均包括元素周期表中III族和V族范围内的任一元素的离子。进一步，所述第一离子注入和所述第二离子注入的注入剂量均为10XE1Q-10XE2°离子/平方厘米。进一步，所述第一离子注入和所述第二离子注入的注入离子不同或者注入离子相同但注入剂量不同，以在所述栅极材料层中形成可变功函数区。进一步，在所述栅极材料层的中部注入掺杂离子包括以下步骤:以所述硬掩膜层两侧的侧壁为掩膜，去除所述硬掩膜层，并执行所述第二离子注入；去除所述侧壁和所述牺牲层间介质层。进一步，在所述栅极材料层的侧部注入掺杂离子包括以下步骤:去除所述硬掩膜层两侧的侧壁；执行所述第二离子注入；去除所述硬掩膜层、所述牺牲层间介质层和所述栅极结构两侧的侧壁。根据本专利技术，在抑制短沟道效应的同时，所形成的器件结构不影响MOSFET的其它电性参数的改善。【专利附图】【附图说明】本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中:图1A-图1I为本专利技术提出的在栅极结构中形成有可变功函数区的半导体器件的制造方法的实施例1的各步骤的示意性剖面图；图2A-图2J为本专利技术提出的在栅极结构中形成有可变功函数区的半导体器件的制造方法的实施例2的各步骤的示意性剖面图；图3为本专利技术提出的在栅极结构中形成有可变功函数区的半导体器件的制造方法的流程图。【具体实施方式】在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底理解本专利技术，将在下列的描述中提出详细的步骤，以便阐释本专利技术提出的在栅极结构中形成有可变功函数区的半导体器件的制造方法。显然，本专利技术的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。下面，参照图1A-图1I来描述本专利技术提出的在栅极结构中形成有可变功函数区的半导体器件的制造方法的实施例1的详细步骤。首先，如图1A所示，如图1A所示，提供半导体衬底100，所述半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。作为示例，在本实施例中，所述半导体衬底100选用单晶硅材料构成。在所述半导体衬底100中形成有隔离结构101，所述隔离结构101为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。所述半导体衬底100中还形成有各种阱(well)结构，为了简化，图示中予以省略。接下来，在所述半导体衬底100上依次形成栅极介电层102和栅极材料层103。所述栅极介电层102可包括氧化物，如二氧化硅(SiO2)层。所述栅极材料层103可包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种，其中，金属层的构成材料可以是钨(W)、镍(Ni)或钛(Ti);导电性金属氮化物层可包括氮化钛(TiN)层；导电性金属氧化物层可包括氧化铱(IrO2)层；金属硅化物层可包括硅化钛(TiSi)层。形成所述栅极介电层102和所述栅极材料层103可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺或者物理气相沉积工艺。然后，执行第一离子注入104，以调整所述栅极材料层103的功函数(workfunction).所述第一离子注入104的注入离子包括元素周期表中III族和V族范围内的任一元素的离子，注入剂量为10XE1(1-10XE2°离子/平方厘米。接着，如图1B所示，在所述栅极材料层103上形成硬掩膜层105。所述硬掩膜层105的材料为本领域技术人员所熟习的各种适宜的材料，例如氮化硅(SiN)。形成所述硬掩膜层105可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺。接着，如图1C所示，依次蚀刻所述硬掩膜层105、所述栅极本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上依次形成栅极介电层和栅极材料层，并执行第一离子注入，以调整所述栅极材料层的功函数；在所述栅极材料层上形成硬掩膜层，并依次蚀刻所述硬掩膜层、所述栅极材料层和所述栅极介电层，以在所述半导体衬底上形成栅极结构；回蚀刻所述硬掩膜层，以去除位于所述栅极结构顶部的两侧上方的硬掩膜层；形成围绕所述栅极结构和所述硬掩膜层的侧壁材料层；蚀刻所述侧壁材料层，以在所述硬掩膜层的两侧以及所述栅极结构的两侧形成侧壁；在位于所述栅极结构两侧的侧壁的两侧形成牺牲层间介质层；执行第二离子注入，通过在所述栅极材料层的中部或侧部注入掺杂离子以调整所述栅极材料层的功函数。

【技术特征摘要】

【专利技术属性】
技术研发人员：邓浩，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31