本发明专利技术提供一种多层电路板测试方法。所述多层电路板测试方法包括如下步骤：多层电路板包括设置有导电通孔的绝缘层和设置有导电线路的导电层，所述导电通孔与所述导电线路电性相连形成测试电路；提供电性测试仪对所述测试电路测试；当测试结果为通路则所述多层电路板性能良好，反之则不良。相较于现有技术，本发明专利技术的多层电路板测试方法通过测量多个所述测试电路的通断状态，并根据测试结果来确定所述多层电路板的导电性能，因此可以高效准确的测试电路板性能的优劣，方便制作可靠性良好的多层电路板。
【技术实现步骤摘要】
本专利技术涉及一种测试效果高效准确的多层电路板测试方法。
技术介绍
随着技术发展和人们对电子产品的消费需求，高密度、多层数的印刷电路板逐渐成为电路板的发展趋势。一般来说，多层电路板是多个带有盲孔的单层板通过压合方式形成，而为了保证电路板线路准确及各层之间导电性良好，对于压合及盲孔的导电化过程的对位精度要求很高，一旦出现较大层间偏移或电镀不完全，多层电路板的线路之间就可能出现短路/断路，从而影响电气性能，严重的会导致电路板损坏。现有的层间位置偏移检测通常采用切片法，对电路板各层导通孔进行切片，然后进行分析，这种方式不足之处在于需要花费很多时间制作切片，势必会损伤电路板，而且需要对所有切片进行测量或判断，费时费力，检测效率低且误差大，不方便制作可靠性能良好的多层电路板。
技术实现思路
本专利技术主要解决的技术问题是现有多层电路板的测试方法繁琐耗时容易产生误差而造成的制作的多层电路板可靠性不良。 为了解决上述技术问题，本专利技术实施例公开了一种多层电路板测试方法，其包括如下步骤，提供多层电路板，所述多层电路板包括自上而下交错叠设的绝缘层和导电层，所述绝缘层包括多个导电通孔，所述导电层包括相互绝缘设置的多个导电线路，所述导电线路包括一第一导电线路及对称设置于所述第一导电线路两侧的第二导电线路，所述第一导电线路与其上相邻的所述导电层上的二所述导电通孔电性相连，所述导电通孔与其相邻的所述导电层上的所述导电线路电性相连，所述第二导 电线路与其相邻的所述导电通孔电性相连，所述第一导电线路与所述多层电路板表层的二所述导电通孔电性相连，形成多个嵌套的相互绝缘的测试电路； 提供电性测试仪并测试； 反馈测试结果； 判断多层电路板性能。 在本专利技术的一较佳实施例中，所述多层电路板包括M层电路板，M为大于2的自然数，所述M层电路板包括第一绝缘层、第二绝缘层、第三绝缘层......第N绝缘层......第M绝缘层，所述第一绝缘层包括2M个所述导电通孔，所述第二绝缘层包括2M-2个所述导电通孔......所述第N绝缘层包括2M-2N+2个所述导电通孔......所述第M绝缘层包括二个所述导电通孔，所述导电层包括第一导电层、第二导电层、第三导电层......第N导电层......第M导电层，所述第一导电层包括2M-1个所述导电线路、所述第二导电层包括2M-3个所述导电线路、所述第三导电层包括2M-5个所述导电线路......所述第N导电层包括2M-2N+1个所述导电线路......所述第M导电层包括一所述导电线路，所述多层电路板依据第一绝缘层、第一导电层、第二绝缘层、第二导电层......第N绝缘层、第N导电层......第M绝缘层、第M导电层的顺序自上而下依次叠设。 在本专利技术的一较佳实施例中，所述M层电路板的所述M个测试电路对应形成M个嵌套的相互绝缘的U型的所述测试电路。 在本专利技术的一较佳实施例中，当第M-N导电层对应的所述测试电路为断路，第M-N-1导电层对应的所述测试电路为通路，则第M-N导电层为断路，N为小于M-1的自然数。 在本专利技术的一较佳实施例中，所述导电层经过蚀刻处理，得到相互绝缘设置的所述导电线路。 在本专利技术的一较佳实施例中，所述导电通孔的侧壁设置有导电体，所述导电体的上表面及下表面与其相邻的所述导电线路电性连接。 在本专利技术的一较佳实施例中，所述电性测试仪可以为电压测试仪或电阻测试仪或电流测试仪。 在本专利技术的一较佳实施例中，当所述测试电路均为通路，则所述多层电路板各层导电性能良，当至少有一所述测试电路为断路，则所述多层电路板的导电性能不良。 相较于现有技术，本专利技术的多层电路板测试方法通过测量多个所述测试电路的通断状态，并根据测试结果来确定所述多层电路板的导电性能，因此可以高效准确的测试电路板，方便多层电路板的制作。 附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中： 图1是本专利技术多层电路板测试方法的步骤示意图。 图2是本专利技术多层电路板测试方法第一较佳实施例的多层电路板结构示意图。 图3是本专利技术多层电路板测试方法第二较佳实施例的多层电路板结构示意图。 图4是本专利技术多层电路板测试方法第三较佳实施例的多层电路板结构示意图。 具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。 本专利技术公开了一种多层电路板测试方法，请参阅图1、图2，图1是本专利技术多层电路板测试方法的步骤示意图，图2是本专利技术多层电路板测试方法第一较佳实施例的多层电路板结构示意图，具体操作步骤如下： 步骤S1：提供多层电路板10。所述多层电路板10包括交错叠设的 绝缘层100和导电层102，所述绝缘层100与所述导电层102是经过精确的对位压合工艺加工而成，所述绝缘层100经过钻孔加工处理具有多个导电通孔101，绝缘层100包括第一绝缘层1001和第二绝缘层1002，所述第一绝缘层1001包括4个导电通孔101：导电通孔1011、导电通孔1012、导电通孔1013和导电通孔1014，所述第二绝缘层1002包括二个导电通孔101：导电通孔1015和导电通孔1016，在每个导电通孔101的侧壁经过镀铜工艺，具有导电体104，所述每层导电层102经过蚀刻处理具有相互绝缘设置的多个导电线路103，所述导电层102包括第一导电层1021和第二导电层1022，所述第一导电层1021包括导电线路1031、导电线路1032和导电线路1033，所述第二导电层1022包括导电线路1034，所述导电通孔1011、导电通孔1015、导电通孔1016及导电通孔1014通过设置在其侧壁的导电体104与导电线路1031、导电体1033及导电体1034相互抵接，电性相连，形成一U型的测试电路1050，所述导电通孔1012及导电通孔1013通过设置在其侧壁的导电体104与所述导电线路1032相互抵接并电性相连，形成一U型的测试电路1052。 步骤S2:提供电性测试仪并测试。所述电性测试仪为带有试电笔的电流测试仪，选择所述测试电路1050在所述第一绝缘层1001对应的两测试口：导电通孔1011及导电通孔1014，使用测电笔测量测试口之间的电流值R； 步骤S3:反馈测试结果。依次测试并记录测试电路1052的电流值R，当电流值R为零时，则对应的测试电路为断路，当电流值为非零时，则对应的测试电路为通路； 步骤S4:判断多层板电路性能。根据上一步骤的测试结果判断所述多层电路板10的性能，当所述测试电路1050及所述测试电路1052均为通路，则所述多层电路板1本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种多层电路板测试方法，其包括如下步骤：
提供多层电路板，所述多层电路板包括自上而下交错叠设的绝缘层
和导电层，所述绝缘层包括多个导电通孔，所述导电层包括相互绝缘设
置的多个导电线路，所述导电线路包括一第一导电线路及对称设置于所
述第一导电线路两侧的第二导电线路，所述第一导电线路与其上相邻的
所述导电层上的二所述导电通孔电性相连，所述导电通孔与其相邻的所
述导电层上的所述导电线路电性相连，所述第二导电线路与其相邻的所
述导电通孔电性相连，所述第一导电线路与所述多层电路板表层的二所
述导电通孔电性相连，形成多个嵌套的相互绝缘的测试电路；
提供电性测试仪并测试；
反馈测试结果；
判断多层电路板性能。
2.根据权利要求1所述的多层电路板测试方法，其特征在于，所
述多层电路板包括M层电路板，M为大于2的自然数，所述M层电路
板包括第一绝缘层、第二绝缘层、第三绝缘层......第N绝缘层......第M
绝缘层，所述第一绝缘层包括2M个所述导电通孔，所述第二绝缘层包
括2M-2个所述导电通孔......所述第N绝缘层包括2M-2N+2个所述导
电通孔......所述第M绝缘层包括二个所述导电通孔，所述导电层包括第
一导电层、第二导电层、第三导电层......第N导电层......第M导电层，
所述第一导电层包括2M-1个所述导电线路、所述第二导电层包括2M-3
个所述导电线路、所述第三导电层...
【专利技术属性】
技术研发人员：冉彦祥，
申请(专利权)人：东莞市五株电子科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。