封装中的存储器模块制造技术

一种微电子封装(10)可以包括具有相对的第一表面(21)和第二表面(22)的衬底(20)、第一、第二、第三和第四微电子元件(30a、30b、30c、30d)和暴露在第二表面处的端子(25)。每个微电子元件(30)可具有面对衬底(20)的第一表面(21)的前表面(31)和在前表面处的多个触点(35)。微电子元件(30)的前表面(31)可以布置在平行于第一表面(21)并覆盖第一表面(21)的单个平面内。每个微电子元件(30)可具有暴露在前表面处并沿各自的第一轴线(29a)、第二轴线(29b)、第三轴线(29c)和第四轴线(29d)布置的触点列(35)。第一轴线(29a)与第三轴线(29c)可彼此平行。第二轴线(29b)与第四轴线(29d)可横切于第一轴线(29a)与第二轴线(29c)。

【技术实现步骤摘要】
【国外来华专利技术】相关申请的交叉引用本申请是2012年1月9日申请的美国专利申请No.13／346，201的继续申请，要求2011年10月3日申请的美国临时专利申请No.61／542，488、No.61／542，495以及No.61／542，553，以及2011年7月12日申请的美国临时专利申请No.61／506，889的申请日的权益，其公开内容通过引用并入本文。
本申请的主题涉及微电子封装及包含微电子封装的组件。
技术介绍
半导体芯片通常设为单独的预封装单元。标准芯片具有带有大的前面的扁平矩形体，该前面具有连接至芯片的内部电路的触点。每个单独的芯片典型地包含在具有连接至芯片的触点的外部端子的封装中。端子(即封装的外部连接点)再用于电连接至电路板(例如印刷电路板)。在很多常规的设计中，芯片封装在电路板中占用的面积比芯片本身的面积大很多。如参考具有前面的扁平芯片的本公开所使用的，“芯片的面积”应被理解为指的是所述前面的面积。在“倒装芯片，，设计中，芯片的前面面对封装介电元件的面，即，封装的衬底，芯片上的触点通过焊料凸点或其他连接元件直接地键合至衬底的面上的触点。衬底再可通过覆盖衬底的外部端子键合至电路板。“倒装芯片”设计提供相对紧凑的布置；每个封装占用的电路板的面积等于或稍大于芯片的前面的面积，例如在共同转让的美国专利No.5，148，265、No.5，148，266和No.5，679，977中的某些实施例中所公开的，其公开内容通过引用并入本文。某些创新的安装技术提供的紧密度接近或等于常规倒装芯片键合的紧密度。可以在等于或稍大于芯片本身的面积的电路板的面积中容置单个芯片的封装通常被称为“芯片级封装”。在任何的芯片的物理布置中，尺寸都是重要的考虑因素。随着便携式电子装置的快速发展，对于芯片的更紧凑的物理布置的需求越发强烈。仅仅举例来说，通常被称为“智能手机”的装置将手机的功能与强大的数据处理器、存储器以及辅助装置(例如全球定位系统接收器、电子照相机和局域网络连接件以及高分辨率显示器和关联的图像处理芯片)集成。在袖珍型装置中，这些装置可提供例如全互联网连接、包括全分辨率视频的娱乐、导航、电子银行等功能。复杂的便携式装置要求将众多芯片封装到很小的空间中。而且，一些芯片具有很多通常被称为“I／O”的输入和输出连接件。这些I／O必须与其他芯片的I／O互连。形成互连的部件不应当大大增加组件的尺寸。类似需求出现在其他应用中，例如，数据服务器(如在需要提升性能以及减小尺寸的互联网搜索引擎中使用的数据服务器)。包含存储器存储阵列的半导体芯片(特别是动态随机存取存储(DRAM)芯片以及闪存芯片)通常封装在单芯片或多芯片封装和组件中。每个封装具有多个用于在端子和封装中的芯片之间承载信号、电源电压以及地电位的电连接件。该电连接件可以包括不同种类的导体，例如在相对于芯片的触点支承表面的水平方向上延伸的水平导体(例如，迹线、梁式引线等)，在相对于芯片的表面的垂直方向上延伸的垂直导体(例如，孔)，以及在相对于芯片的表面的水平方向和垂直方向上延伸的线键合。将封装中的信号传输到多芯片封装的芯片提出了特别的挑战，尤其是对于被封装中两个或更多个芯片共用的信号(例如，时钟信号以及存储芯片的地址信号和选通信号)。这种多芯片封装中，封装的端子和芯片之间的连接路径的长度可以改变。不同的路径长度可以导致信号在端子和每个芯片之间花费更长或更短的时间传输。信号从一点到另一点的传输时间称为“传播延迟”，并且是导体长度、导体结构以及与其紧邻的其他介电结构或导电结构的函数。两个不同信号到达特定位置的时间差也被称为“偏差”。特定信号到达两个或更多个位置的时间上的偏差是由于传播延迟以及特定信号开始向位置传输的时间所导致的。偏差可以影响或可以不影响电路性能。当同步的信号组中的所有信号一起偏移时，偏差通常对性能的影响较小，这种情况下，操作所需的所有信号需要时一起到达。但是，当操作所需的同步信号组的不同信号在不同时间到达时，情况就不是这样了。这种情况下，偏差影响性能，因为除非所需所有信号都到达，否则不能执行操作。本文描述的实施例可包括共同待决的美国临时专利申请No.61／506，889(TESSERA3.8-664)中公布的将偏差最小化的特征，其公开内容通过引用并入本文。常规微电子封装可包括用于主要提供存储器存储阵列功能的微电子元件，即，包括比提供任何其他功能的有源装置多的提供存储器存储阵列功能的有源装置的微电子元件。微电子元件可以是或包括DRAM芯片、或这样的半导体芯片的堆叠的电互连组件。典型地，这个封装的所有端子布置成靠近安装有微电子组件的封装衬底的一个或多个外边缘的列组。鉴于上述背景，可对多芯片微电子封装及组件进行一些改进以提高电性能。本专利技术的这些特性将通过下面描述的微电子封装和组件的构造获得。
技术实现思路
根据本专利技术的方面，一种微电子封装可包括：具有相对的第一表面和第二表面的衬底，第一微电子元件、第二微电子元件、第三微电子元件以及第四微电子元件，暴露在第二表面处的多个端子，从每个微电子元件的触点中的至少一些延伸至端子中的至少一些的电连接件。每个微电子元件可具有面对衬底的第一表面的前表面以及在前表面处的多个触点。微电子元件的前表面可布置在平行于第一表面并覆盖第一表面的单个平面内。每个微电子元件可具有暴露在前表面处并沿各自的第一轴线、第二轴线、第三轴线以及第四轴线布置的触点列。第一轴线和第三轴线彼此平行。第二轴线和第四轴线可横切于第一轴线和第三轴线。端子可用于将微电子封装连接至微电子封装外部的至少一个部件。在示例性实施例中，第二轴线和第四轴线可与第一轴线和第三轴线正交。在特定的示例中，每个微电子元件的触点列可设置在各个微电子元件的前表面的中心区域内。在一个实施例中，端子可布置成面阵。端子可具有彼此共面的暴露的接触表面。在特定的实施例中，电连接件可包括在每个下微电子元件的触点与暴露在衬底的第一表面处的导电键合焊盘之间延伸的倒装芯片连接件。在一个示例中，每个微电子元件的触点可包括八位数据I／O触点。在特定的示例中，每个微电子元件的触点可包括九位数据I／O触点。在示例性实施例中，每个微电子元件的触点可包括十六位数据I／O触点。在一个实施例中，微电子封装还可包括缓冲元件，缓冲元件与微电子封装中的端子的至少一些以及一个或多个微电子元件电连接。缓冲元件可用于再生在微电子封装的一个或多个端子处接收的至少一个信号。在特定的实施例中，缓冲元件可安装至衬底的第一表面。在一个示例中，缓冲元本文档来自技高网...

【技术保护点】
一种微电子封装，包括：衬底，所述衬底具有相对的第一表面和第二表面；第一微电子元件、第二微电子元件、第三微电子元件和第四微电子元件，每个微电子元件具有面对所述衬底的所述第一表面的前表面以及在所述前表面处的多个触点，所述微电子元件的所述前表面布置在平行于所述第一表面并覆盖所述第一表面的单个平面中，每个微电子元件具有暴露在所述前表面处并分别沿第一轴线、第二轴线、第三轴线以及第四轴线布置的触点列，所述第一轴线与所述第三轴线彼此平行，所述第二轴线与所述第四轴线横切于所述第一轴线与所述第三轴线；多个端子，所述多个端子暴露在所述第二表面处，所述端子用于将所述微电子封装连接至所述微电子封装外部的至少一个部件；以及电连接件，所述电连接件从每个微电子元件的所述触点的至少一些延伸至所述端子的至少一些。

【技术特征摘要】
【国外来华专利技术】2011.07.12 US 61/506,889;2011.10.03 US 61/542,488;1.一种微电子封装，包括：
衬底，所述衬底具有相对的第一表面和第二表面；
第一微电子元件、第二微电子元件、第三微电子元件和第四微电子元件，每个微电子元
件具有面对所述衬底的所述第一表面的前表面以及在所述前表面处的多个触点，所述微电子
元件的所述前表面布置在平行于所述第一表面并覆盖所述第一表面的单个平面中，每个微电
子元件具有暴露在所述前表面处并分别沿第一轴线、第二轴线、第三轴线以及第四轴线布置
的触点列，所述第一轴线与所述第三轴线彼此平行，所述第二轴线与所述第四轴线横切于所
述第一轴线与所述第三轴线；
多个端子，所述多个端子暴露在所述第二表面处，所述端子用于将所述微电子封装连接
至所述微电子封装外部的至少一个部件；以及
电连接件，所述电连接件从每个微电子元件的所述触点的至少一些延伸至所述端子的至
少一些。
2.根据权利要求1所述的微电子封装，其中，所述第二轴线和所述第四轴线与所述第
一轴线和所述第三轴线正交。
3.根据权利要求1所述的微电子封装，其中，每个微电子元件的所述触点列设置在各
个所述微电子元件的所述前表面的中心区域内。
4.根据权利要求1所述的微电子封装，其中，所述端子布置成面阵，所述端子具有彼
此共面的暴露的接触表面。
5.根据权利要求1所述的微电子封装，其中，所述电连接件包括在每个所述下微电子
元件的触点与暴露在所述衬底的所述第一表面处的导电键合焊盘之间延伸的倒装芯片连接
件。
6.根据权利要求1所述的微电子封装，其中，每个微电子元件的所述触点包括八位数
据I／O触点。
7.根据权利要求1所述的微电子封装，其中，每个微电子元件的所述触点包括九位数
据I／O触点。
8.根据权利要求1所述的微电子封装，其中，每个微电子元件的所述触点包括十六位
数据I／O触点。
9.根据权利要求1所述的微电子封装，进一步包括缓冲元件，所述缓冲元件与所述微
电子封装中的所述端子的至少一些以及一个或多个所述微电子元件电连接，所述缓冲元件用
于再生在所述微电子封装的一个或多个所述端子处接收的至少一个信号。
10.根据权利要求9所述的微电子封装，其中，所述缓冲元件安装至所述衬底的所述第
一表面。
11.根据权利要求9所述的微电子封装，其中，所述缓冲元件安装至所述衬底的所述第
二表面。
12.根据权利要求9所述的微电子封装，其中，所述至少一个信号包括传递至所述微电
子封装的所有地址信号。
13.根据权利要求9所述的微电子封装，其中，所述至少一个信号包括传递至所述微电
子封装的所有指令信号、地址信号、库地址信号以及时钟信号，所述指令信号为写使能的行
地址选通信号和列地址选通信号，所述时钟信号为用于采样所述地址信号的采样时钟。
14.根据权利要求9所述的微电子封装，其中，所述至少一个信号包括由所述微电子封
装接收的所有数据信号。
15.根据权利要求1所述的微电子封装，进一步包括安装至所述衬底且用于存储识别信
息的非易失性存储元件，所述非易失性存储元件电连接至一个或多个所述微电子元件。
16.根据权利要求1所述的微电子封装，进一步包括温度传感器。
17.根据权利要求1所述的微电子封装，进一步包括安装至所述衬底的解耦电容元件，
所述解耦电容元件电连接至一个或多个所述微电子元件。
18.根据权利要求1所述的微电子封装，其中，所述衬底为基本由在所述衬底的平面内
具有小于12ppm／℃的热膨胀系数的材料组成的元件。
19.根据权利要求1所述的微电子封装，其中，所述衬底包括基本由在所述衬底的平面
内具有小于30ppm/℃的热膨胀系数的材料组成的介电元件。
20.根据权利要求1所述的微电子封装，其中，所述微电子元件用于一起作为可寻址的
存储器模块，所述微电子封装用于存储在每个微电子元件中所接收的数据的部分。
21.根据权利要求20所述的微电子封装，其中，所述微电子封装用于作为双列直插式
存储器模块。
22.根据权利要求21所述的微电子封装，其中，所述微电子封装具有与双列直插式存
储器模块相同的指令和信号接口，并且用于传递与双列直插式存储器模块等量的数据。
23.根据权利要求1所述的微电子封装，其中，每个所述微电子元件用于主要提供存储

\t器存储阵列功能。
24.根据权利要求1所述的微电子封装，其中，每个所述微电子元件包括动态随机存取
存储器(DRAM)集成电路芯片。
25.根据权利要求1所述的微电子封装，其中，每个所述微电子元件在功能上和机械上
等同于其他所述微电子元件。
26.根据权利要求1所述的微电子封装，进一步包括与至少一个所述微电子元件热连通
的散热器。
27.根据权利要求26所述的微电子封装，其中，所述散热器至少部分地覆盖每个所述
微电子元件的后表面。
28.根据权利要求1所述的微电子封装，其中，每个微电子元件是下微电子元件，并且
每个微电子封装包括与每个下微电子元件对应的上微电子元件，每个上微电子元件具有至少
部分地覆盖对应的一个所述下微电子元件的后表面的表面。
29.根据权利要求28...

【专利技术属性】
技术研发人员：贝尔加桑·哈巴，韦勒·佐尼，理查德·德威特·克里斯普，伊利亚斯·穆罕默德，
申请(专利权)人：英闻萨斯有限公司，
类型：发明
国别省市：美国;US