一种高可靠性的铜柱凸块封装方法及其封装结构技术

本发明专利技术涉及一种高可靠性的铜柱凸块封装方法及其封装结构，属于半导体封装技术领域。其封装工艺如下：提供一带有芯片电极阵列及钝化层的芯片基体；在芯片基体表面沉积一介电层，并形成贯穿介电层的介电层通孔；在芯片电极的上方形成带有锡焊料帽的铜柱凸块，铜柱凸块的底部向下延伸并通过介电层通孔与芯片电极固连。本发明专利技术提供了一种降低局部应力、分散电流分布、提高可靠性的铜柱凸块封装方法及其封装结构。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及一种高可靠性的铜柱凸块封装方法及其封装结构，属于半导体封装
。其封装工艺如下：提供一带有芯片电极阵列及钝化层的芯片基体；在芯片基体表面沉积一介电层，并形成贯穿介电层的介电层通孔；在芯片电极的上方形成带有锡焊料帽的铜柱凸块，铜柱凸块的底部向下延伸并通过介电层通孔与芯片电极固连。本专利技术提供了一种降低局部应力、分散电流分布、提高可靠性的铜柱凸块封装方法及其封装结构。【专利说明】一种高可靠性的铜柱凸块封装方法及其封装结构
本专利技术涉及一种高可靠性的铜柱凸块封装方法及其封装结构，属于半导体封装
。
技术介绍
随着无线手持设备、掌上电脑以及其他移动电子设备的增加，微电子封装技术面临着电子产品“高性价比、高可靠性、多功能、小型化及低成本”发展趋势带来的挑战和机遇。铜柱凸块技术，为新一代倒装芯片互联技术，其得益于铜材料的优越的导热性能和导电性能,在逐渐取代了锡铅凸块（solder bump),成为IC封装主流技术。在实际使用过程中，铜柱凸块技术仍存在如下问题， 1、铜柱凸块30由铜柱和焊料帽组成，通过焊料帽与基板互联，如图I所示，铜柱凸块30的直径在30~50um，在电流的加载下，由于焦耳热效应，铜柱凸块30连接处的金属原子同时承受电场和热场的影响，在高密度电流作用下，由于铜柱底部区域电流集中，造成铜柱凸块30最大电流过高和局部温度过热，互联界面的电迁移和热迁移会因异常活跃而使铜柱凸块30的寿命显著降低，造成潜在的失效隐患，并且随着封装尺寸的不断减小，焊料点中的原子迁移失效问题越来越突出，成为亟待解决的可靠性物理难题； 2、现有的铜柱凸块结构采用了大量硬度较高的铜，会引入较大的应力，如果芯片表面尤其是芯片电极12表 面完全覆盖应力缓冲层，如图I所示，作用在芯片表面的应力将无法释放，降低了封装结构的力学性能，进而降低了芯片在使用中的可靠性。
技术实现思路
本专利技术的目的在于克服当前铜柱凸块封装方法的不足，提供一种降低局部应力、分散电流分布、提高可靠性的铜柱凸块封装方法及其封装结构。本专利技术的目的是这样实现的： 本专利技术一种高可靠性的铜柱凸块封装方法，其工艺过程如下： 步骤一、提供一带有芯片电极阵列及钝化层的芯片基体； 步骤二、采用旋转涂胶或化学气相沉积法在芯片基体表面沉积一介电层； 步骤三、通过溅射、电镀或化学镀的方式在介电层表面形成金属层； 步骤四、采用旋转涂光刻胶的方式在上述金属层上覆盖一光刻胶层，再通过曝光、显影的方式形成贯穿光刻胶层的光刻胶层开口，光刻胶层开口的横截面尺寸较小； 步骤五、通过湿法腐蚀的方式去除上述光刻胶层开口下方对应的金属，形成贯穿金属层的金属层开口； 步骤六、去除剩余的光刻胶，露出形成金属层开口的金属层； 步骤七、利用干法刻蚀工艺通过金属层开口形成贯穿介电层的介电层通孔； 步骤八、去除金属层； 步骤九、依次利用溅射、光刻、电镀、回流的方式在芯片电极的上方形成带有锡焊料帽的铜柱凸块，铜柱凸块的底部向下延伸并通过介电层通孔与芯片电极固连，实现电气连通。本专利技术所述光刻胶层的厚度小于5um。本专利技术所述金属层的厚度小于lum。本专利技术所述金属层开口与光刻胶层开口的横截面尺寸相同，且所述金属层开口和光刻胶层开口不小于介电层通孔的横截面尺寸。本专利技术在铜柱凸块区域内，所述介电层通孔呈有序分布。 进一步地，所述介电层通孔呈环形分布或阵列分布。本专利技术在铜柱凸块区域内，所述介电层通孔呈无序分布。本专利技术所述介电层通孔的横截面尺寸远小于铜柱凸块的横截面尺寸。可选地，所述介电层通孔的横截面尺寸范围为3?10um。可选地，所述介电层通孔的横截面呈圆形、矩形或多边形。因介电层通孔的存在，尤其是形成于芯片电极表面的介电层通孔，使在铜柱凸块下方及边缘的介电层还起到应力缓冲层的作用，分散了芯片电极表面的应力分布，从而降低了整个芯片应力； 所述铜柱凸块不是底部整体与芯片电极形成电气连通，而是嵌在介电层中，通过介电层通孔与芯片电极形成电气连通，一方面增加了铜柱凸块的连接强度，另一方面使铜柱凸块底部电流分散开，降低了金属凸块带来的电迁移和热迁移风险。本专利技术的有益效果是： 1、本专利技术在介电层上借助薄薄的金属层和光刻胶层形成的横截面尺寸远小于铜柱凸块的横截面尺寸的介电层通孔，尤其是形成于芯片电极表面的多个介电层通孔，使该部分的介电层还起到应力缓冲层的作用，分散了芯片电极表面的应力分布，从而降低了整个芯片应力； 2、由于铜柱凸块下部与芯片电极接触的大面积金属面被分成若干个小面积金属面与芯片电极形成电气连通，使电流通过芯片时，流经铜柱的电流能够分散开，不会造成铜柱凸块的局部区域最大电流过高和局部温度过热产生的电迁移和热迁移现象，有利于芯片散热，并且提闻了铜柱凸块的寿命，从而提闻了铜柱凸块封装的可罪性； 3、由于铜柱凸块底部不是整体与芯片电极形成连通，而是嵌在介电层中，部分与芯片电极形成连通，增加了铜柱凸块的连接强度，提高了可靠性； 4、本专利技术的高可靠性的铜柱凸块封装结构适用于高端芯片封装，是收发器、嵌入式处理器、电源管理、基带芯片、专用集成电路（ASIC)以及一些符合细间距、高I/O数、绿色要求、低成本和良好电性能的产品很好的互连方式选择，也为进一步实现IC封装的微型化和多功能化提供了空间。【专利附图】【附图说明】图I为现有铜柱凸块封装结构的示意图； 图2为本专利技术一种高可靠性的铜柱凸块封装方法的流程图； 图3为本专利技术一种高可靠性的铜柱凸块封装方法的封装结构的实施例的剖面示意图； 图4至图8为铜柱凸块与介电层通孔的位置关系的实施例的示意图； 图9至图18为图3中实施例的封装方法的工艺流程示意图； 图中： 芯片基体100 钝化层110 芯片电极120 介电层200 介电层通孔210 铜柱凸块300 锡焊料帽310 金属层400 金属层开口 410 光刻胶层500 光刻胶层开口 510。【具体实施方式】现在将在下文中参照附图更加充分地描述本专利技术，在附图中示出了本专利技术的示例性实施例，从而本公开将本专利技术的范围充分地传达给本领域的技术人员。然而，本专利技术可以以许多不同的形式实现，并且不应被解释为限制于这里阐述的实施例。参见图2，本专利技术一种高可靠性的铜柱凸块封装方法的工艺流程如下： 执行步骤SlOl :提供一带有芯片电极阵列及钝化层的芯片基体； 执行步骤S102 :在芯片基体表面沉积一介电层，并形成贯穿介电层的介电层通孔； 执行步骤S103:在芯片电极的上方形成带有锡焊料帽的铜柱凸块，铜柱凸块的底部向下延伸并通过介电层通孔与芯片电极固连。本专利技术一种高可靠性的铜柱凸块封装方法形成的铜柱凸块封装结构的实施例，如图3所示，其芯片基体100带有芯片电极120、并且表面覆盖钝化层110，芯片电极120复合于钝化层110内、且其表面露出钝化层110。钝化层110和芯片电极120的表面设置介电层200，并开设贯穿介电层200的介电层通孔210，每一所述芯片电极120对应若干个介电层通孔210。介电层通孔210的横截面呈圆形、矩形或多边形，如图4至8所示，其横截面尺寸范围为3?10um。在芯片电极120上方的介电层200上设置铜柱凸块300，铜柱凸块3本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：徐虹，张黎，陈栋，赖志明，陈锦辉，
申请(专利权)人：江阴长电先进封装有限公司，
类型：发明
国别省市：