一种基于双图案的半导体器件的制造方法技术

本发明专利技术涉及一种基于双图案的半导体器件的制造方法，所述方法包括：提供半导体衬底以及位于所述衬底上的掩膜层；在所述掩膜层上形成图案化的光刻胶层，所述图案化的光刻胶层为通过开口相互隔离的光刻胶核；在所述图案化的光刻胶层上形成交联顶部表面层；去除部分所述光刻胶层侧壁，以削瘦所述光刻胶核、减小所述光刻胶核的关键尺寸；旋涂内侧壁材料层，并覆盖所述交联顶部表面层；回蚀刻所述内侧壁材料层，以在所述光刻胶核上形成内侧壁；去除剩余的交联顶部表面层和剩余的光刻胶核，以形成双图案化的掩膜。本发明专利技术的方法更加简单，无化学气相沉积内侧壁材料带来的应力问题，且蚀刻步骤减少，使得成本大大降低，进一步提高了产品的良率。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及，所述方法包括：提供半导体衬底以及位于所述衬底上的掩膜层；在所述掩膜层上形成图案化的光刻胶层，所述图案化的光刻胶层为通过开口相互隔离的光刻胶核；在所述图案化的光刻胶层上形成交联顶部表面层；去除部分所述光刻胶层侧壁，以削瘦所述光刻胶核、减小所述光刻胶核的关键尺寸；旋涂内侧壁材料层，并覆盖所述交联顶部表面层；回蚀刻所述内侧壁材料层，以在所述光刻胶核上形成内侧壁；去除剩余的交联顶部表面层和剩余的光刻胶核，以形成双图案化的掩膜。本专利技术的方法更加简单，无化学气相沉积内侧壁材料带来的应力问题，且蚀刻步骤减少，使得成本大大降低，进一步提高了产品的良率。【专利说明】
本专利技术涉及半导体制造领域，具体地，本专利技术涉及。
技术介绍
对于高容量的半导体存储装置的需求日益增加，这些半导体存储装置的集成密度受到人们的关注，为了增加半导体存储装置的集成密度，现有技术中采用了许多不同的方法，例如通过减小晶片尺寸和/或改变内结构单元，而在单一晶片上形成多个存储单元，对于通过改变单元结构增加集成密度的方法来说，已经进行尝试沟通过改变有源区的平面布置或改变单元布局来减小单元面积。双图案技术(Double-Patterning,DP)通过间距碎片(pitch fragmentation)克服了 Kl限制，从而被广泛的用于半导体器件的制备中，特别是当器件尺寸降到32nm尺寸后。目前在双图案技术(Double-Patterning，DP)技术中有自对准双图案(Self-aligneddouble patterning, SaDPT)、光刻-蚀刻-光刻-蚀刻(Litho-Etch-Litho-Etch, LELE)以及冻结涂层蚀刻(Litho-Freeze-Litho，LFL)。在器件制备过程中选用哪种技术，需要综合考虑每种技术的灵活性、适用性以及成本的高低进行选择。其中自对准双图案技术(Self-aligned double patterning, SaDPT)在实现最小间距的蚀刻能力超出了对该方法的期待。现有技术中采用双图案制备半导体器件的方法有两种，第一种，首先如图1所示，提供半导体衬底101、硬掩膜层102以及抗反射层103，如图2所示，图案化所述抗反射层，如图3A所示，蚀刻所述硬掩膜层102，然后沉积间隙壁材料层104，如图4A所示，蚀刻所述间隙壁材料层104以形成间隙壁，如图5A所示蚀刻所述衬底，以形成双图案，在该方法中需要采用CVD方法来沉积所述间隙壁材料层，而且在图案化过程中需要蚀刻所述硬掩膜层，所述硬掩膜层的蚀刻条件非常苛刻，所述方法不仅不再繁琐，而且成本很高。为了降低成本可以选用第二种方法，如图3A所示，直接在所述衬底上形成光刻胶图案，然后在所述光刻胶图案上沉积间隙壁材料层，但是由于所述光刻胶的硬度不够，不足以承受所述间隙壁材料层的压力以及蚀刻时的压力，故很容易使所述光刻胶上的图案变形，得到如图4B所述图案，在进行双图案技术时所述器件严重变形，如图5B所示，而且该过程也不可避免的执行CVD过程。因此，虽然现有技术中存在双图案技术，但是都存在过程繁琐、成本过高的问题，若降低成本则产品的质量又不能保证，使器件发生严重的形变，造成产品合格率降低，因此需要对上述方法进行改进，以消除目前存在的问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。本专利技术为了克服目前存在问题，提供了，所述方法包括:提供半导体衬底以及位于所述衬底上的掩膜层；在所述掩膜层上形成图案化的光刻胶层，所述图案化的光刻胶层为通过开口相互隔离的光刻胶核；在所述图案化的光刻胶层上形成交联顶部表面层；去除部分所述光刻胶层侧壁，以削瘦所述光刻胶核、减小所述光刻胶核的关键尺寸；旋涂内侧壁材料层，覆盖所述交联顶部表面层；回蚀刻所述内侧壁材料层，以在所述光刻胶核上形成内侧壁；去除剩余的交联顶部表面层和剩余的光刻胶核，以形成双图案化的掩膜。作为优选，所述方法还包括:图案化所述掩膜层，以将所述图案转移至所述掩膜层。作为优选，所述掩膜层为BARC。作为优选，所述掩膜层为硬掩膜层。作为优选，所述交联顶部表面层的形成方法为:在所述光刻胶层上进行垂直的离子注入，使所述光刻胶层的顶部碳化，以形成所述交联顶部表面层。作为优选，所述离子为H、B、BFx、ΒΗχ、P、As、In、C 或 Ge。作为优选，所述尚子注入的剂量为10Ε16-10Ε13原子/cm3。作为优选，所述离子注入能量为lKeV_500KeV。作为优选，湿法削减去除部分所述光刻胶层。作为优选，选用酸性溶液与部分所述光刻胶层侧壁发生反应。作为优选，选用TMAH溶解去除酸反应处理过的部分所述光刻胶层侧壁。作为优选，将所述酸性溶液剂滴入所述图案化光刻胶层中的开口，与部分所述光刻胶层侧壁发生反应，再滴入TMAH，溶解去除酸反应处理过的部分所述光刻胶层侧壁，减小所述光刻胶层的关键尺寸。作为优选，旋涂内侧壁材料层之后还包括对其进行低温烘焙的步骤。作为优选，所述低温烘焙的温度小于180°C。本专利技术中所述光刻胶层为含碳光刻胶层。作为优选，旋涂含硅的材料以形成所述内侧壁材料层。作为优选，所述含硅材料为S1-BARC，S1-PR或S0G。作为优选，所述回蚀刻为反应离子刻蚀。作为优选，所述反应离子刻蚀选用CxFy气体。作为优选，选用O2蚀刻去除所述剩余交联顶部表面层和所述剩余的光刻胶核。本专利技术中所述光刻胶层还可以为含硅光刻胶层。作为优选，旋涂碳基材料以形成所述内侧壁材料层。作为优选，所述碳基材料为BARC、PR或0DL。作为优选，所述回蚀刻为反应离子刻蚀，作为优选，所述反应离子刻蚀选用02。作为优选，选用CxFy进行反应离子蚀刻去除所述剩余交联顶部表面层和所述剩余的光刻胶核。本专利技术所述半导体器件制备过程中为了解决现有技术存在的问题，直接对所述光刻胶层进行垂直的离子注入，对所述光刻胶进行碳化处理得到交联顶部表面层，以作为后续步骤中蚀刻内侧壁材料层时的蚀刻停止层，避免了通过CVD等高温步骤形成掩膜层的步骤；接着通过湿法削减(Wet slimming)步骤来去除部分所述光刻胶，以形成更细、尺寸更小的柱形光刻胶核(Core)，在交联顶部表面层下形成凹槽，提供空间，用于形成内内侧壁(intra-Spacer)，然后旋涂内侧壁材料层，以填充所述凹槽以在所述光刻胶层上形成内侧壁，通过该步骤避免了通过CVD或者PVD等法在衬底上沉积外露的内侧壁材料层，不仅避免了高温对光刻胶的影响，同时进一步降低CVD或者PVD沉积时对光刻胶核的压力，避免了光刻胶核的变形和损坏，进一步提高图案的精度。通过上述改进使本专利技术的方法更加简单，蚀刻步骤减少，选用更加温和易操作的步骤，而且整个过程温度较低，使光刻胶图案不会发生形变，而且使得在本专利技术中对材料的选择不受限制，制备过程更加容易控制，而且由于减少或者不使用所述蚀刻步骤、沉积步骤，使得成本大大降低，进一步提高了产品的良率。【专利附图】【附图说明】本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中本文档来自技高网...

【技术保护点】
一种基于双图案的半导体器件的制造方法，所述方法包括：提供半导体衬底以及位于所述衬底上的掩膜层；在所述掩膜层上形成图案化的光刻胶层，所述图案化的光刻胶层为通过开口相互隔离的光刻胶核；在所述图案化的光刻胶层上形成交联顶部表面层；去除部分所述光刻胶层侧壁，以削瘦所述光刻胶核、减小所述光刻胶核的关键尺寸；旋涂内侧壁材料层，覆盖所述交联顶部表面层；回蚀刻所述内侧壁材料层，以在所述光刻胶核上形成内侧壁；去除剩余的交联顶部表面层和剩余的光刻胶核，以形成双图案化的掩膜。

【技术特征摘要】

【专利技术属性】
技术研发人员：胡华勇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31