本发明提供了一种用于去除金属的浆料，通常用在集成电路的制造过程中，并且特别用于贵金属的化学机械抛光，该浆料可以通过组合高碘酸、研磨剂和缓冲体系来形成，其中浆料的ｐＨ值在约４至约８之间。本发明还提供了一种形成微电子结构的方法，包括：提供包...

提供堆叠管芯器件的方法和装置，堆叠管芯器件包括堆叠的子封装。对于本发明的一个实施例，每个子封装具有形成在基片的管芯侧上的互连件，用于与另一个子封装相互连接。管芯和相关的导线被密封剂保护，使得每个互连件的上部分被暴露。对于本发明的一个实施...

一种用于通过利用具有第一处理温度的第一管芯附连材料将管芯附连到衬底并利用具有第二处理温度的第二管芯附连材料附连后一管芯，使得附连第二管芯的过程不会劣化第一附连材料来生产多管芯器件的方法。对于一个实施例，多个管芯利用各自的管芯附连材料来附...

一种用于集成电路管芯的液体金属热界面。该液体金属热界面可以设置在管芯和另一热传递元件，例如散热器或者热沉之间。该液体金属热界面包括和管芯的表面流体连通的液体金属，并且在管芯表面上移动的液体金属将来自管芯的热量传递到热传递元件。热传递元件...

可以利用栅结构作为掩模来形成源和漏区域。然后栅结构可以被去除以形成间隙且隔离物可以形成在间隙内以限定沟槽。在于基底内形成沟槽的过程中，源漏区域的部分被去除。然后基底填充回外延材料且在外延材料上形成新的栅结构。作为结果，可以实现更突变的源...

本发明的实施例提供一种在第一和第二ＩＬＤ层之间具有硬掩膜层的器件。该硬掩膜层可以具有与第一和／或第二ＩＬＤ层基本相等的ｋ值。

在金属栅替代工艺中，可形成至少两个多晶硅层或其它材料的叠层。可在该叠层上形成侧壁隔片。然后可将叠层平坦化。接着，可选择性地去除该叠层的上层。然后，可选择性地去除侧壁隔片的暴露部分。最后，可去除叠层的下部以形成可用金属替代填充的Ｔ形沟槽。

描述了一种制造半导体器件的方法。该方法包括在衬底上形成介电层、在介电层内形成沟槽、和在沟槽内形成高ｋ栅介电层。在高ｋ栅介电层上形成第一金属层之后，在该第一金属层上形成第二金属层。利用抛光步骤从该介电层上除去第二金属层的至少一部分，并且利...

描述了一种半导体器件的制造方法。该方法包括在衬底上形成介电层和包括第一层和第二层的牺牲结构，使得第二层形成于第一层上并比第一层宽。在去除牺牲层以生成沟槽后，在沟槽中形成金属栅电极。

公开了一种在其上具有栅电极的ＭＯＳ器件衬底内提供光晕注入区并定义源极／漏极区的方法，一种根据以上方法制造的ＭＯＳ器件以及包括该ＭＯＳ器件的系统。该方法包括在衬底内其源极／漏极区处定义底切凹槽，该底切凹槽在栅电极之下延伸；在凹槽之间栅电极...

描述了一种在同一工艺流程中制造的独立访问的双栅和三栅晶体管。一绝缘塞从Ｉ－栅器件而不是三栅器件的半导体主体上去除。这例如能够允许金属化以形成在三栅器件的三个侧面上，并允许用于Ｉ－栅器件的独立栅极。

一种互补金属氧化物半导体集成电路可以由ＮＭＯＳ晶体管和ＰＭＯＳ晶体管形成，所述这些晶体管具有在半导体衬底之上的高介电常数的栅极电介质材料。金属阻挡层可以形成在栅极电介质上。功函数设定金属层形成在金属阻挡层上，并且覆盖金属层形成在功函数设...

描述了形成于重掺杂的衬底上的ＭＯＳ晶体管。在低温处理中使用金属栅以防止衬底的掺杂扩散到晶体管的沟道区。

可用金属栅电极代替包括氮化物和填充层的牺牲栅结构。可再次用由填充层覆盖的氮化物层覆盖金属栅电极。氮化物和填充层的替代可再引入应变并提供蚀刻停止。

描述了形成微电子结构的方法。这些方法包括：利用第一能量将第一浓度的材料注入到有源区中，其中所述材料预先损伤有源区的一部分；以及然后利用第二能量将第二浓度的材料注入到有源区中，其中总浓度的材料基本不会渗透处在下方的沟道区。

一种电子结构包括通过导电凸块和限制焊球金属化（ＢＬＭ）耦合至基板的电子器件。具有填料颗粒的底部填充材料设置在电子器件和基板之间的空间中。填料颗粒的重量百分比为至少约６０％。至少９０ｗｔ％填料颗粒的颗粒尺寸小于约２μｍ，和／或所述填料颗粒...

公开了一种中央处理单元（ＣＰＵ）。该ＣＰＵ包括ＣＰＵ芯片；在三维封装布局中焊接到该ＣＰＵ芯片的电压调节器／变换器芯片。

一种用于形成分裂式薄膜电容器的设备和方法，可以用在空间受限的应用中，以及在电耗装置和电源之间需要非常紧密的电连接的应用中，分裂式薄膜电容器用于向诸如集成电路之类的电器件提供多个功率和参考电源电压电平。空间受限的应用和紧密耦合应用的实例都...

描述了一种半导体器件，其包括栅电介质和包含铝化物的金属栅电极。

公开具有覆盖在埋氧层（１２０）上的蚀刻终止层（１３０）的绝缘体上硅（ＳＯＩ）晶片的实施例以及该晶片的制造方法的实施例。该蚀刻终止层可以包括氮化硅、氮掺杂二氧化硅或氮氧化硅以及这些材料的一些组合。还描述和要求其它实施例。