一种用以制造浮动栅极存储元件的方法，包括使用具有增大的侵入部分的薄埋入扩散区域，其是通过埋入扩散氧化物层侵入氧化扩散层并位于浮动栅极下的沟道氧化物之下而实现的。此外，该浮动栅极多晶硅层的高度大于埋入扩散层的高度。栅极多晶硅层与埋入扩散层...

本发明披露一种生成浅沟渠隔离区域的工艺。此工艺包括一个转换位于沟渠隔离区域内的氮化硅的临场蒸汽产生工艺（Ｉｎ　　Ｓｉｔｕ　　ＳｔｒｅａｍＧｅｎｅｒａｔｉｏｎ），以将此沟渠的上角落裸露出来，并同时将沟渠隔离区域内上角落的衬垫氧化层（Ｌｉｎ...

一种虚接地阵列结构，使用反转位线以消除植入位线的需要。因此，该单元的大小可以缩小，使得其可以有更高的密度和更小的封装。

本发明提供一种电荷监测元件，用于半导体制造过程中监测其电荷效应。在本发明的第一目的中，一种电荷储存金属氧化物半导体（ＭＯＳ）存储器结构，包含衬底，氧化物－氮化物－氧化物结构，其覆盖衬底的上表面，且在源极区域与漏极区域之间的边界上延伸，并...

一种多阶存储单元（ＭＬＣ）装置，包括：　　　　衬底；　　　　栅极；以及　　　　电荷捕捉结构，其位于所述衬底与所述栅极之间且具有第二位操作区间，所述电荷捕捉结构具有第一电荷储存端与分离的第二电荷储存端，所述第一电荷储存端具有ｍ个位以产生２...

本发明的电荷捕捉存储装置与方法，利用边缘诱发效应而增加第二位操作区间。此边缘诱发效应发生于字线底下的区域，使得当对存储装置使用空穴注入法时，空穴电荷储存于电荷捕捉层中，电荷捕捉层与字线正交，且空穴电荷沿着字线的边缘储存。在实施例中，虚拟...

本发明描述用于在具有多个存储单元的电荷陷入存储器中增大存储器操作裕度的方法和结构，前述多个存储单元中每一存储单元能够储存多个位。在本发明的第一观点，描述在单一存储单元二位的存储器中增大存储器操作裕度的第一方法，其通过施加正栅极电压＋Ｖｇ...

一种非挥发性内存的布局结构，其包括：基底、行方向的多条埋入式位线、作为记忆胞的多个晶体管、列方向的多条字符线、多个位线接触窗以及至少二条虚拟字符线。基底中具有一隔离结构，且隔离结构定义出主动区。埋入式位线位于主动区的基底中。晶体管位于各...

一种非挥发性记忆胞结构、混合型非挥发性记忆胞阵列结构以及程式化方法，在混合型非挥发性记忆胞阵列结构中，每一非挥发性记忆胞至少具有一空乏型记忆胞。其中此空乏型记忆胞是以一闸极结构与一掺杂区组成。由于掺杂区的厚度相对较薄，因此藉由在闸极结构...

一种用于形成浅沟渠隔离区的方法。此方法包括在所提供的基底上方依次形成衬垫氧化物层和氮化硅层的步骤。接下来，部分蚀刻衬垫氧化物层、氮化硅层以及基底以形成沟渠。接着，在沟渠中形成氧化物衬层和氮化物衬层。随后，执行两阶段高密度电浆化学气相沉积...

本发明公开了一种存储单元，该存储单元包括第一和第二电极以及存储材料元件，其电耦接至该第一和第二电极。该存储材料元件包含例如为ＧＳＴ的第一存储材料，该第一存储材料具有可通过施加能量而改变的电特性。热绝缘层环绕该存储材料元件，且该热绝缘层包...

本发明公开一种柱状相变存储元件，其包括第一与第二电极元件以及位于该两个元件之间的相变元件。第二电极材料与氯敏感相变材料被选定。第一电极元件被形成。相变材料沉积于第一电极元件之上，接着第二电极材料沉积于相变材料之上。第二电极材料与相变材料...

一种内存元件，包括基底、多个导体层、复合介电层与多个栅极。其中，多个导体层是设置于基底上。复合介电层是设置于基底上，覆盖住导体层，复合介电层中包括了一层电荷陷入层。栅极设置于复合介电层上，横跨导体层。其中，导体层可以作为局部位线，以降低...

本发明是有关于一种非易失性存储器单元集成电路及其制造方法，该非易失性存储器单元集成电路具有一变化沟道区界面，例如一举升的源极与漏极或一凹入沟道区。

本发明是有关于一种具有变化沟道区界面的非易失性存储器的操作方法，此变化沟道区界面例如是举升的源极与漏极或凹入沟道区。

本发明公开了一种非易失性存储器及其制造方法。该非易失性存储器具有一变化沟道区界面，例如举升的源极与漏极或凹入沟道区。该非易失性存储器包含：电荷捕捉结构，用来储存电荷以控制由该非易失性存储器单元集成电路储存的逻辑状态；源极区与漏极区，以沟...

本发明公开了一种非易失性存储器。该非易失性存储器具有变化沟道区界面，例如举升的源极与漏极或凹入沟道区。

本发明公开了一形成接触的方法和使用该方法形成的存储器阵列。该方法包含：提供存储器阵列，该存储器阵列具有设置在一半导体基板的表面下方的多个位元线和设置在该基板表面上方并与该位元线横向的多个字线；在该多个字线上形成一硬屏蔽材料层，其中位于至...

一种半导体工艺测试结构，其包括电极、电荷捕捉层以及扩散区域。此测试结构为一类电容结构，其中电荷捕捉层会捕捉在不同工艺步骤中所产生的电荷。可接着使用栅极诱发漏极漏电流（ＧＩＤＬ）测量技术以标准化此测试结构的充电状态。

本发明提供用在非挥发存储器元件的一种双偏压擦除方法。此双偏压擦除方法为存储器元件的源极区域与漏极区域提供正偏压，且同时地为存储器元件的栅极区域提供负偏压。由于将负偏压供应至栅极，且由于没有将偏压从源极供应至漏极，存储器元件并没有“导通”...