非挥发性记忆胞结构以及操作方法技术

一种非挥发性记忆胞结构、混合型非挥发性记忆胞阵列结构以及程式化方法，在混合型非挥发性记忆胞阵列结构中，每一非挥发性记忆胞至少具有一空乏型记忆胞。其中此空乏型记忆胞是以一闸极结构与一掺杂区组成。由于掺杂区的厚度相对较薄，因此藉由在闸极结构上外加一电压以转换闸极结构下方的掺杂区的导电性，并且同时在掺杂区的两端外加一偏压以控制此空乏型记忆胞的操作。此外，混合型非挥发性记忆胞阵列的每一非挥发性记忆胞还包括一加强型记忆胞，因此每一非挥发性记忆胞至少提供四个载子储存位置，而提高单位记忆元件的储存位元数。

【技术实现步骤摘要】

本专利技术是有关于一种非挥发性记忆胞阵列结构以及其操作方法，且特 别是有关于 一种混合型非挥发性记忆胞阵列结构以及其搡作方法。
技术介绍
非挥发性记忆体中的可电抹除可程式唯读记忆体(Electrically Erasable Programmable Read Only Memory, EEPROM)具有可进行多次资料 的存入、读取、抹除等动作，且存入的资料在断电后也不会消失的优点，所 以已成为个人电脑和电子设备所广泛采用的一种记忆体元件。典型的可电抹除且可程式唯读记忆体系以掺杂的多晶硅制作浮置闸极 (Floating Gate)与控制闸极(Control Gate)。当记忆体进行程式化 (Program)时，注入浮置闸极的电子会均匀分布于整个多晶硅浮置闸极层之 中。然而，当多晶硅浮置闸极层下方的穿隧氧化层有缺陷存在时，就容易 造成元件的漏电流，影响元件的可靠度。因此，为了解决可电抹除可程式唯读记忆体元件漏电流的问题，目前 习知的 一种方法是采用 一 电荷陷入层取代多晶硅浮置闸极，此电荷陷入层 的材质例如是氮化硅。这种氮化硅电荷陷入层上下通常各有一层氧化硅，而 形成一种包含氧化硅/氮化硅/氧化硅(0N0)复合介电层在内的堆叠式 (Stacked)闸极结构,具有此堆叠式闸极结构的EEPROM通称为氮化硅唯读 记忆体。然而，习知的非挥发性记忆体元件会在闸极结构形成之后，于基底中 进行掺杂，以形成源极区与汲极区，除了在制程上多了一道掺杂的制程之 外，也增加了制造成本。且在四倍特征尺寸F(feature size)平方(4F区 域中，只提供两个载子储存位置。因此，如何提高单位非挥发性记忆体元件的载子储存密度以及降低制 造成本，成为目前所重视的议题。
技术实现思路
依据本专利技术提供一实施例的目的就是在提供一种非挥发性记忆胞(称 其为空乏型记忆胞)，以氧化硅/氮化硅/氧化硅层(oxide/nit ride/oxide, 0N0)中的氮化硅层做为载子捕捉元件，并且在基底中以相对较薄的掺杂区 做为源极/汲极区，经由外加于闸极结构、源极/汲极区上的电压直接控制闸极结构下方的通道开关，以操作非挥发性记忆胞，因此可以降低制造成 本。此外，利用本专利技术的非挥发性记忆胞，在每一四倍特征尺寸平方的区 域中，可以提供至少两个我子储存位置,.依据本专利技术提供一 实施例的再 一 目的是提供一种混合型非挥发性记忆 胞阵列，每一单位记忆胞中具有一空乏型记忆胞以及一加强型记忆胞，因此 可以提供高密度的载子储存位置，使每一四倍特征尺寸平方的区域中，可以 提供至少四个栽子储存位置。与习知的氮化硅唯读记忆体相比，此本专利技术的混合型非挥发性记忆胞阵列不需要埋入式扩散氧化层(Buried Diffusion 0x ide)及且在闸极底部的氣化硅/氮化硅/氧化硅层则全部留下。依据本专利技术提供一 实施例的又一 目的是提供一种混合型记忆胞阵列的 操作方法，可以于记忆胞的闸极结构上外加一电压以及于记忆胞的掺杂区 外加 一偏压而控制此混合型非挥发性记忆胞阵列的 一记忆胞之中的空乏型 记忆胞操作。本专利技术提出一种非挥发性记忆胞(于此，称其为空乏型记忆胞)，包括 一基底、 一掺杂区、 一闸极结构。其中，掺杂区位于基底中，其中掺杂区 具有一导电型，且由基底的一上表面向基底的一底部延伸。此外，闸极结 构位于基底上，并横跨掺杂区，其中闸极结构包括位于基底的掺杂区上的 一多重载子储存单元以及于多重载子储存单元上的一闸极。此外，多重栽 子储存单元包括至少两载子储存位置，包括一第一载子储存位'置与一第二 载子储存位置，第一载子储存位置与第二载子储存位置分别4立于多重栽子 储存单元邻近该掺杂区的两侧。依照本专利技术的较佳实施例所述的一种非挥发性记忆胞，在非挥发性记 忆胞进行一程式化操作的期间，掺杂区还包括一第一反转区位于该闸极结 构所覆盖的部份该掺杂区。其中，第一反转区的导电型与掺杂区的导电型 不同。另外，在非挥发性记忆胞进行一读取操作的期间当该非挥发性记 忆胞的该第一多重栽子储存位置储存至少一载子时，该掺杂区还包括一第 二反转区位于该第 一载子储存位置以外的该闸极结构所覆盖的部份该掺杂 区。当该非挥发性记忆胞的该多重载子储存单元未储存任何栽子时，该掺杂 区还包括一第三反转区位于该闸极结构所覆盖的部份该掺杂区。其中，该第 二反转区与该第三反转区的导电性相同，而该第二反转区与该第三反转区 的导电型与该掺杂区的导电型不同。而在非挥发性记忆胞进行一抹除化操 作的期间，该掺杂区具有 一 第四反转区位于该闸极结构所覆盖的部分该掺 杂区,，其中，该第四反转区与该掺杂区的导电型不同。依照本专利技术的较佳实施例所述的一种非挥发性记忆胞，上述的掺杂区 的厚度包括200埃。此卟，多重栽子储存单元包括一氣化硿/氮化硅/氣化 硅层.另外，在每一四倍特征尺寸平方单f.i屮.具有至少一个该非挥定姓记忆胞 又，闸极结构的一闸间距不大于一特征尺寸，本专利技术因以氧化硅/氮化硅/氧化硅层(()xide/nitride/()xide, ()N0)中 的氮化硅层做为载子捕捉元件，并且在基底中以相对较薄的掺杂区做为源 极/汲极区，而经由外加于闸极结构、源极/汲极区上的电压直接控制闸极 结构下方的通道开关，以操作非挥发性记忆胞，因此可以降低制造成本。本专利技术提出一种混合型非挥发性记忆胞阵列，其包含复数个混合型记 忆胞，此非挥发性记忆胞阵列包括 一基底、至少两掺杂区、至少一闸极 结构。其中，基底具有一第一导电型，两相互平行的掺杂区包括相邻的一 第一掺杂区与一第二掺杂区位于基底中，又第一掺杂区与第二掺杂区由基 底的 一上表面向基底的一底部延伸，且第 一掺杂区与第二掺杂区具有一第 二导电型。继之，闸极结构是位于基底上并橫跨掺杂区，并具有复数个栽 子储存位置，其中闸极结构、第一掺杂区与第二掺杂区共同组成一混合型 记忆胞。此混合型记忆胞包括 一加强型记忆胞与一空乏型记忆胞。加强 型记忆胞是由闸极结构与闸极结构所覆盖的部分第一掺杂区与部分第二掺 杂区所组成，而空乏型记忆胞，由第一掺杂区与闸极结构组成。依照本专利技术的较佳实施例所述的一种混合型非挥发性记忆胞阵列，其 中在空乏型记忆胞进行一程式化操作的过程中，第一掺杂区具有一第一反 转区位于闸极结构所覆盖的部分第 一掺杂区中，且该第 一反转区与该第一 掺杂区的导电型不同。当该空乏型记忆胞进行一读取操作过程期间当该 空乏型记忆胞处于储存载子状态时，该掺杂区具有一第二反转区位于储存 至少有一载子的该些载子储存位置以外的该闸极结构所覆盖的部份该掺杂 区，而该第二反转区与该掺杂区的导电性不同。而当该空乏型记忆胞处于 未储存载子状态时，该掺杂区具有一第三反转区位于该闸极结构所覆盖的 部份该掺杂区，该第三反转区与该掺杂区的该导电型不同。又，在该空乏 型记忆胞进行一抹除化操作的期间，该掺杂区具有 一第四反转区位于该闸 极结构所覆盖的部分该第 一掺杂区，该第四反转区与该掺杂区的导电型不 同。依照本专利技术的较佳实施例所述的一种混合型非挥发性记忆胞阵列，上 述的掺杂区的厚度包括200埃，且当第一导电型为P型时，第二导电型为N 型，另一方面当第一导电型为N型时，第二导电型为P型。此外，闸极结构 还包括位于基底上的一多重载子储存单本文档来自技高网...

【技术保护点】
一种非挥发性记忆胞，其特征在于其包括：一基底一掺杂区位于该基底中，其中该掺杂区具有一导电型，且由该基底的一上表面向该基底的一底部延伸；以及一闸极结构位于该基底上，并横跨该掺杂区，其中该闸极结构包括位于该基底的该掺杂区上的一多重载子储存单元以及于该多重载子储存单元上的一闸极，而该多重载子储存单元包括至少两载子储存位置，包括一第一载子储存位置与一第二载子储存位置，该第一载子储存位置与该第二载子储存位置分别位于该多重载子储存单元邻近该掺杂区的两侧，其中该基底上方没有埋入式扩散氧化层结构，且该闸极结构中具有完整的该多重载子储存单元。

【技术特征摘要】
1.一种非挥发性记忆胞，其特征在于其包括一基底一掺杂区位于该基底中，其中该掺杂区具有一导电型，且由该基底的一上表面向该基底的一底部延伸；以及一闸极结构位于该基底上，并横跨该掺杂区，其中该闸极结构包括位于该基底的该掺杂区上的一多重载子储存单元以及于该多重载子储存单元上的一闸极，而该多重载子储存单元包括至少两载子储存位置，包括一第一载子储存位置与一第二载子储存位置，该第一载子储存位置与该第二载子储存位置分别位于该多重载子储存单元邻近该掺杂区的两侧，其中该基底上方没有埋入式扩散氧化层结构，且该闸极结构中具有完整的该多重载子储存单元。2. 根据权利要求1所述的非挥发性记忆胞，其特征在于其中在该 非挥发性记忆胞进行一程式化操作的期间，该掺杂区还包括一第一反 转区位于该闸极结构所覆盖的部份该掺杂区。。3. 根据权利要求2所述的非挥发性记忆胞，其特征在于其中该第 一反转区的导电型与该掺杂区的导电型不同。4. 根拔权利要求1所述的非挥发性记忆胞，其特征在于其中在该 非挥发性记忆胞进行一读取操作的期间当该非挥发性记忆胞的该第一多重载子储存位置储存至少一载子 时，该掺杂区还包括一第二反转区位于该第一栽子储存位置以外的该 闸极结构所覆盖的部份该掺杂区；当该非挥发性记忆胞的该多重载子储存单元未储存任何栽子时， 该掺杂区还包括一 第三反转区位于该闸极结构所覆盖的部份该掺杂 区。5. 根据权利要求4所述的非挥发性记忆胞，其特征在于其中该第 二反转区与该第三反转区的导电性相同，而该第二反转区与该第三反 转区的导电型与该掺杂区的导电型不同。6. 根据权利要求1所述的非挥发性记忆胞，其特征在于其中在该 非挥发性记忆胞进行 一 抹除化操作的期间，该掺杂区具有 一 第四反转 区位于该闸极结构所覆盖的部分该掺杂区。7. 根据权利要求6所述的非挥发性记忆胞、其特征在于其中该第 四反转区与该掺杂区的导电型不同。8. 根据权利要求1所述的非挥发性记忆胞，其特征在于其中该摻 杂区的厚度包括2 00埃.9. 根据权利要求1所述的非挥发性记忆胞，其特征在于其中该多 重载子储存单元包括一氧化硅/氮化硅/氧化硅层.-10. 根据权利要求1所述的非挥发性记忆胞，其特征在于其中每 一四倍特征尺寸平方单位中，具有至少一个该非挥发性记忆胞,，11. 根据权利要求1所述的非挥发性记忆胞，其特征在于其中该 闸极结构的 一 闸间距不大于 一 特征尺寸。12. —种混合型非挥发性记忆胞阵列，其特征在于其包含复数个混 合型记忆胞，包括一基底具有一第一导电型，该基底中有至少两相互平行的掺杂区 包括相邻的 一第 一掺杂区与 一第二掺杂区，其中该第 一掺杂区与该第 二掺杂区由该基底的一上表面向该基底的一底部延伸，且该第一掺杂 区与该第二掺杂区具有一第二导电型；以及至少一闸极结构，位于该基底上并横跨该些掺杂区，并具有复数 个载子储存位置，其中该闸极结构、该第一掺杂区与该第二掺杂区共 同组成一混合型记忆胞，且该混合型记忆胞包括一加强型记忆胞，由该闸极结构与该闸极结构所覆盖的部分 该第一掺杂区与部分该第二掺杂区所组成；以及一空乏型记忆胞，由该第 一 掺杂区与该闸极结构组成。13. 根据权利要求12所述'的混合型非挥发性记忆胞阵列，其特征 在于其中在该空乏型记忆胞进行一程式化操作过程中，该第一掺杂区 具有一第一反转区位于该闸极结构所覆盖的部分该第一掺杂区中，且 该第一反转区与该第一掺杂区的导电型不同。14.根据权利要求12所述的混合型非挥发性记忆胞阵列，其特征 在于其中在该空乏型记忆胞进行一读取操作过程期间当该空乏型记忆胞处于一储存载子状态时，该掺杂区具有一第二 反转区位于储存至少有一载子的该些栽子储存位置以外的该闸极结构 所覆盖的部份该掺杂区，而该第二反转区与该掺杂区的导电性不同；当该空乏型记忆胞处于未储存载子状态时，该掺杂区具有一第三 反转区位于该闸极结构所覆盖的部份该掺杂区，该第三反转区与该掺 杂区的该导电型不同。15. 根据权利要求12所述的混合型非挥发性记忆胞阵列，其特征 在于其中在该空乏型记忆胞进行一抹除化操怍的期间，该掺杂区具有 一第四反转区位于该闸极结构所覆盖的部分该第一 #、杂区，该第四反 转区与该掺杂区的导电型不同。16. 根据权利要求12所述的混合型非挥发姓记乾胞阵列，其特征 在于其中该些掺杂区的厚度包括2(H)埃17. 恨据权利要求12所述的混合型非挥发性记忆胞阵列.其特征 在于其中当该第一导电型为P型时，该第二导电型为N型，而当该第 一导电型为N型时，该第二导电型为P型。18. 根据权利要求12所述的混合型非挥发性记忆胞阵列，其特征 在于其中该闸极结构还包括位于该基底上的一多重栽子储存单元以及 位于该多重栽子储存单元上的一间极。19. 根据权利要求18所述的混合型非挥发性记忆胞阵列，其特征在于其中该多重载子储存单元包括一氣化硅/氮化硅/氣化硅层。20. 根据权利要求12所迷的混合型非挥发性记忆胞阵列，其特征 在于其中该加强型记忆胞包括一第一载子储存位置与一第二栽子储存 位置，该第一载子储存位置以及该第二载子储存位置设置于该第一掺 杂区与该第二掺杂区之间的部分该闸极结构中，且分别邻近该第 一掺 杂区与该第二掺杂区。21. 根据权利要求12所述的混合型非挥发性记忆胞阵列，其特征 在于其中该空乏型记忆胞包括一第三载子储存位置与一第四截子储存 位置，该第三载子储存位置与该第四载子储存位置设置于覆盖该第一 掺杂区的部分该闸极结构的两侧中，且分别邻近该掺杂区。22. 根据权利要求...

【专利技术属性】
技术研发人员：连浩明，李明修，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[]