本公开提供了一种存储器装置及其智能操作方法。存储器装置包括一存储器阵列、一信号产生电路、一环境侦测电路、一人工智能电路。信号产生电路用以产生一输入信号；环境侦测电路用以侦测至少一个环境信息；人工智能电路连接于存储器阵列、信号产生电路、环...

本公开提供了一种晶圆接合的补偿方法，包括接合第一晶圆和一第二晶圆，该第一晶圆包括第一导电垫片和第二导电垫片；执行第一覆盖检查；确认第一覆盖检查的结果是否合乎第一预定标准；若第一覆盖检查的结果不合乎第一预定标准，执行第一补偿方法以形成补偿...

本公开提供了一种存储器装置及其制造方法。该存储器装置包括堆叠结构、通道柱、多个导体柱以及分隔墙。所述堆叠结构，位于介电基底上，包括彼此交替堆叠的多个导体层与多个绝缘层；所述通道柱，延伸穿过所述堆叠结构；所述多个导体柱，位于所述通道柱内，...

本公开提供一种神经网络计算方法与神经网络计算装置，该神经网络计算方法包括以下步骤：决定至少一个选取层；决定多个前层；这些前层在选取层之前；从选取层的多个选取元素中选择一选择元素；定义相关于选择元素的一前层计算数据集；前层计算数据集由这些...

本公开提供一种半导体芯片、接合结构以及半导体芯片的制造方法，该半导体芯片包括半导体衬底以及互连结构；半导体衬底包括多个半导体元件；互连结构配置于半导体衬底上且与半导体元件电性连接，其中半导体衬底或互连结构包括至少一个导体，且至少一个导体...

本发明提供用于管理读取时间的半导体装置、系统及其中的方法。于一方面，半导体装置包括存储器阵列用于储存数据，及电路耦接至存储器阵列用于从存储器阵列读取被储存的数据。电路用于：根据读取指令获得要被读取的目标数据的起始地址，确定起始地址位于多...

本公开提供了一种半导体结构及其制造方法。半导体结构包括基底、堆叠结构、支撑柱与通道柱；基底包括周边区与阵列区；堆叠结构位于基底上；支撑柱位于周边区中，支撑柱穿过堆叠结构；通道柱位于阵列区中，通道柱穿过堆叠结构，支撑柱的厚度大于通道柱的厚度。

本公开提供了一种集成电路、半导体装置与存储器装置。在一方面，集成电路包括：一第一接口，接收一高速度类型数据；一第二接口，接收一低速度类型数据；一第一逻辑电路，耦接至该第一接口；一第二逻辑电路，耦接至该第二接口；以及一驱动电路，分别耦接至...

本公开提供一种快取装置及其操作方法，该快取装置包括：第一晶体管，具有控制端、第一端与第二端，其中第一晶体管的第一端耦接到输入电压，第一晶体管的第二端耦接到存储节点；反相器，具有输入端与输出端，其中输入端耦接到存储节点；以及第二晶体管，具...

本公开提供了一种存储器装置及其数据保存度的补偿方法，例如为三维与门(AND)快闪存储器。补偿方法包括：针对存储器装置中的多个已编程存储单元的每一个进行读取动作；通过读取动作以判断各编程存储单元是否发生电荷损失现象来设定各编程存储单元为电...

本公开提供一种半导体装置与用于形成半导体装置的方法，该半导体装置包括基板、配置于基板上的第一半导体结构、配置于第一半导体结构上的第二半导体结构以及耦接于基板与第一半导体结构之间的导线。第一半导体结构与第二半导体结构通过导线电性连接基板。...

本公开提供了一种存储器装置，包括：基底、堆叠结构、分隔墙、多个第一穿孔以及多个第二穿孔。基底包括存储器阵列区与阶梯区；堆叠结构，位于所述基底的所述存储器阵列区与所述阶梯区上，所述堆叠结构包括交替堆叠的多个导体层与多个绝缘层；分隔墙，延伸...

本公开提供了一种用于储存由类神经网络执行的推论操作期间计算节点值的权重数据的方法及其人工智能推论存储装置。其中，用于储存权重数据的方法包括以下步骤：接收类神经网络定义，其具有多层的类神经网络，各层具有多个节点；用于为此层中的多个网络节点...

本公开提供了一种存储器装置，例如为三维与门或或非门快闪存储器，包括存储单元区块、多个第一位线开关、多个第二位线开关、第一开关以及第二开关。存储单元区块区分为第一子存储单元区块以及第二子存储单元区块，第一位线开关分别耦接至多条第一区域位线...

本公开提供了一种用于AI推论系统的高带宽非易失性存储器(NVM)装置及AI推论方法，适于向AI加速器处理核心或多核心提供神经网络权重数据。所述的高带宽NVM技术的人工智能(AI)推论存储器装置包括一逻辑层管芯(die)及多个NVM管芯，...

本公开提供一种类神经网络运算电路及其存储器内运算装置，该存储器内运算装置包括存储单元阵列、补偿存储单元串以及运算器。存储单元阵列具有多个存储单元以储存多个权重值。存储单元阵列具有多个字线以及多条位线。补偿存储单元串的各补偿存储单元储存单...

本公开提供了一种编码方法及编码电路。编码方法包括：以一卷积层根据一权重对一输入进行线性转换成一第一向量；以一激活功能比较该卷积层所转换出的该第一向量与一参考值以得到一第二向量；将该激活功能所产生的该第二向量结合于一随机向量以产生多个结合...

本公开提供一种连续时间线性均衡器(CTLE)电路、存储器装置及输入缓冲电路，该CTLE电路包括：一差动对的第一与第二晶体管，第一与第二晶体管包括通过第一漏极电阻器与第二漏极电阻器连接至一漏极侧电源电压节点的漏极，以及通过一源极电阻器而连...

本公开提供了一种存储器装置，包括：基底与堆叠结构。堆叠结构的下部包括第一全域选择线结构与第二全域选择线结构。所述第一全域选择线结构包括第一长条物、第二短条物与位于第一长条物、第二短条物之间的第一连接部。所述第一长条物与所述第二短条物在第...

本公开提供一种存储器结构及其制造方法，可应用于三维AND闪存元件。该存储器结构包括基底、堆叠结构、通道柱、多个电荷存储结构、第一导电柱、第二导电柱与隔离柱。堆叠结构位于基底上。堆叠结构包括交替堆叠的多个第一介电层与多个导电层。通道柱穿过...