提供一种静电放电保护的电路及方法。电路包括基板、在基板上的靶装置、及电耦合至靶装置的静电放电(ESD)装置。ESD装置包括电耦合至第一参考电压供应及第二参考电压供应的ESD侦测电路、电耦合至ESD侦测电路并用以回应于在第一或第二参考电压...

提供一种反馈电路、记忆体装置及操作记忆体装置的方法。特别是提供限制一记忆体装置的一漏电流的方法。产生一读出电流，该读出电流是一记忆体装置的一记忆体单元阵列的一漏电流的一代表。产生具有一预设值的一参考电流。将该读出电流与该参考电流进行比较...

本公开的实施例提供了一种在半导体鳍片上选择性地形成晶种层的方法。一些实施例提供了一种方法，其在上升的温度下利用单硅烷形成选择性的晶种层的方法。一些实施例亦提供了一种方法，其在由下而上的间隙层之上沉积异质晶体硅盖层，从而改善间隙的填充以及...

提供了一种半导体器件结构及其制造方法。该半导体器件结构包括：源极/漏极(S/D)特征，设置在两个相邻沟道区域之间的凹陷中，其中，该S/D特征包括在该凹陷的暴露表面上共形地沉积的外延层。该结构还包括共形地设置在S/D特征上的硅化物层和设置...

本公开涉及半导体器件及制造方法。提出了半导体器件及制造方法。在实施例中，一种制造半导体器件的方法包括：由多个半导体材料形成鳍；在鳍之上沉积虚设栅极；沉积与虚设栅极相邻的多个间隔件；去除虚设栅极以形成与多个间隔件相邻的开口；加宽与多个间隔...

提供一种形成半导体封装的方法。所述方法包括形成从基板的顶表面凹陷的微透镜，微透镜的表面与基板的顶表面之间形成凹形区域。所述方法包括使用旋涂制程沉积填充凹形区域的一部分的第一介电材料。所述方法包括使用化学气相沉积制程沉积填充凹形区域的剩余...

提供了半导体结构及其制造方法。根据本公开实施例的方法包括：接收工件，工件包括位于衬底上方并且具有与第二半导体层交错的第一半导体层的有源区域以及位于有源区域的沟道区域上方的伪栅极堆叠件；蚀刻有源区域的源极/漏极区域以形成暴露有源区域的侧壁...

本公开的各个实施例针对包括位于基底结构上面的第一集成电路(IC)芯片的半导体封装结构。电IC芯片位于基底结构上面，并且设置在第一IC芯片周围。电IC芯片电耦合至第一IC芯片。光子IC芯片位于基底结构上面，并且电耦合至电IC芯片。光子IC...

本申请的实施例公开了半导体器件及其制造方法。半导体器件包括与衬底中的第二阱区横向分离的第一阱区，在衬底中横向位于第一阱区和第二阱区之间的浅沟槽隔离(STI)结构，与衬底中的第一阱区的掺杂剂类型相反的掺杂剂类型、垂直地低于STI结构并且横...

本发明描述的实施例提供了通过重用由于从一个卷积步骤到下一卷积移动而导致的输入阵列中的重复数据项的计算来将滤波器(“内核”)与输入阵列形式的输入数据卷积的系统、电路和方法。在一个实施例中，为了计算输入矩阵和滤波矩阵的卷积，代替将数据项从每...

本揭露提供一种半导体装置。半导体装置包含光电二极管及至少部分地围绕光电二极管的隔离结构。半导体装置包含在隔离结构上的网格结构，其中网格结构包含具有至少一个空气间隙的金属层及至少一个介电层。形成在像素阵列中的像素感测器之间的网格结构上的空...

在实施例中，示例性方法包括：形成延伸至衬底中的源极/漏极开口；在源极/漏极开口的底部部分中形成半导体层；在源极/漏极开口中和半导体层上形成介电部件；在源极/漏极开口中外延生长源极/漏极部件，其中，源极/漏极部件与介电部件直接接触；去除半...

本申请的实施例提供了光子器件、光子器件结构及其形成方法。光子器件包括衬底、设置在衬底上方的P型掺杂组件、设置在衬底上方的N型掺杂组件、设置在衬底上方的光学吸收层、以及设置在衬底上方的充电层。光学吸收层位于P型掺杂组件和N型掺杂组件之间。...

本申请的实施例提供了一种存储器器件和形成存储器器件的方法，存储器器件包括阵列，所述阵列包括多个一次性可编程(OTP)存储器单元；多个字线(WL)；多个位线(BL)；以及多个控制栅极(CG)线。每个OTP存储器单元包括第一熔丝电阻器、第二...

封装件包括：第一管芯，位于第二管芯的第一侧上方并且接合至第二管芯的第一侧，其中，第二管芯包括：第一衬底；第一互连结构，位于第一衬底上方；密封环，设置在第一互连结构内；第一伪衬底通孔(TSV)，延伸穿过第二管芯的第一衬底的边缘区域并且与密...

本技术提供一种像素元件阵列以及集成电路，集成电路包括多个浮置扩散区，这些浮置扩散区通过图案化的导电层欧姆连接到共同接点，从而避免了对每个浮置扩散区的单独接点的需要。该集成电路包括半导体衬底和设置在半导体衬底上方的内联机结构。内联机结构包...

一种形成封装结构的方法包括将器件管芯接合至封装组件上。器件管芯包括半导体衬底和延伸到半导体衬底中的贯通孔。该方法还包括沉积介电衬垫以衬在器件管芯的侧壁上；在介电衬垫上沉积介电层；以及平坦化介电层和第一器件管芯。介电衬垫和介电层的剩余部分...

本发明提供一种生成集成电路布局图的方法，所述方法包括在胞元中布置第一列及第二列栅极区。第一列具有从第一栅极区延伸到最后栅极区且等于栅极区间距的第一倍数的第一宽度。第二列具有从第一栅极区延伸到最后栅极区且等于栅极区间距的第二倍数的第二宽度...

描述了半导体器件结构及其形成方法。该结构包括设置在衬底之上的第一半导体层，第一半导体层具有边缘部分和中心部分，并且中心部分的高度显著大于所述边缘部分的高度。该结构还包括：电介质间隔件，电介质间隔件设置在所述第一半导体层的边缘部分下方并与...

一种半导体装置结构，包括基板；以及隔离结构位于基板上以及相邻的两个晶体管之间。隔离结构包括介电结构；以及绝缘材料，位于介电结构之下。绝缘材料包括上侧部分，包括第一侧壁与上表面接触介电结构；以及底部，具有第二侧壁，其中基板围绕并接触第二侧...